# alexforencich/verilog-axi

<https://repo.masters-masters.com/repos/alexforencich/verilog-axi>

[Accueil](https://repo.masters-masters.com/) › [alexforencich](https://repo.masters-masters.com/owners/alexforencich) › [verilog-axi](https://repo.masters-masters.com/repos/alexforencich/verilog-axi)

alexforencich/verilog-axi, dépôt open source à 2 168 étoiles sur GitHub. Carte RC de RepoMasters. Verilog AXI components for FPGA implementation

| Champ | Valeur |
| --- | --- |
| Propriétaire | [alexforencich](https://repo.masters-masters.com/owners/alexforencich) |
| Étoiles | 2 168 |
| Forks | 546 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2018 |
| Rang | [RC (2 000 à 4 999 ★)](https://repo.masters-masters.com/ranks/blockbuster) |
| Voir sur GitHub | [alexforencich/verilog-axi](https://github.com/alexforencich/verilog-axi) |

## Fiche du dépôt

Verilog AXI components for FPGA implementation

Rang des dépôts qui ont 2 000 à 4 999 ★ sur GitHub. Probabilité publiée par carte tirée : 3 %. Rareté : Épique.

## Autres dépôts de alexforencich

- [alexforencich/verilog-ethernet · ★ 3 145 · Verilog · RC](https://repo.masters-masters.com/repos/alexforencich/verilog-ethernet)
- [alexforencich/verilog-pcie · ★ 1 675 · Verilog · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-pcie)
- [alexforencich/verilog-axis · ★ 925 · Python · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-axis)
- [alexforencich/verilog-i2c · ★ 731 · Verilog · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-i2c)
- [alexforencich/verilog-uart · ★ 591 · Verilog · Alpha](https://repo.masters-masters.com/repos/alexforencich/verilog-uart)
- [alexforencich/cocotbext-axi · ★ 368 · Python · Alpha](https://repo.masters-masters.com/repos/alexforencich/cocotbext-axi)

## D’autres dépôts Verilog

- [corundum/corundum · ★ 2 505 · Verilog · RC](https://repo.masters-masters.com/repos/corundum/corundum)
- [vortexgpgpu/vortex · ★ 2 378 · Verilog · RC](https://repo.masters-masters.com/repos/vortexgpgpu/vortex)
- [nvdla/hw · ★ 2 196 · Verilog · RC](https://repo.masters-masters.com/repos/nvdla/hw)
- [XUANTIE-RV/wujian100\_open · ★ 2 032 · Verilog · RC](https://repo.masters-masters.com/repos/XUANTIE-RV/wujian100_open)
- [pConst/basic\_verilog · ★ 2 029 · Verilog · RC](https://repo.masters-masters.com/repos/pConst/basic_verilog)
- [riscv-mcu/e203\_hbirdv2 · ★ 1 973 · Verilog · Bêta](https://repo.masters-masters.com/repos/riscv-mcu/e203_hbirdv2)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.