# alexforencich/verilog-cam

<https://repo.masters-masters.com/repos/alexforencich/verilog-cam>

[Accueil](https://repo.masters-masters.com/) › [alexforencich](https://repo.masters-masters.com/owners/alexforencich) › [verilog-cam](https://repo.masters-masters.com/repos/alexforencich/verilog-cam)

alexforencich/verilog-cam, dépôt open source à 118 étoiles sur GitHub. Carte Prototype de RepoMasters. Verilog Content Addressable Memory Module

| Champ | Valeur |
| --- | --- |
| Propriétaire | [alexforencich](https://repo.masters-masters.com/owners/alexforencich) |
| Étoiles | 118 |
| Forks | 51 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2015 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [alexforencich/verilog-cam](https://github.com/alexforencich/verilog-cam) |

## Fiche du dépôt

Verilog Content Addressable Memory Module

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de alexforencich

- [alexforencich/verilog-ethernet · ★ 3 145 · Verilog · RC](https://repo.masters-masters.com/repos/alexforencich/verilog-ethernet)
- [alexforencich/verilog-axi · ★ 2 168 · Verilog · RC](https://repo.masters-masters.com/repos/alexforencich/verilog-axi)
- [alexforencich/verilog-pcie · ★ 1 675 · Verilog · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-pcie)
- [alexforencich/verilog-axis · ★ 925 · Python · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-axis)
- [alexforencich/verilog-i2c · ★ 731 · Verilog · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-i2c)
- [alexforencich/verilog-uart · ★ 591 · Verilog · Alpha](https://repo.masters-masters.com/repos/alexforencich/verilog-uart)

## D’autres dépôts Verilog

- [WangXuan95/FPGA-HDMI · ★ 119 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-HDMI)
- [freecores/8051 · ★ 118 · Verilog · Prototype](https://repo.masters-masters.com/repos/freecores/8051)
- [tomverbeure/rt · ★ 118 · Verilog · Prototype](https://repo.masters-masters.com/repos/tomverbeure/rt)
- [z4yx/NaiveMIPS-HDL · ★ 117 · Verilog · Prototype](https://repo.masters-masters.com/repos/z4yx/NaiveMIPS-HDL)
- [nesl/ice40\_examples · ★ 116 · Verilog · Prototype](https://repo.masters-masters.com/repos/nesl/ice40_examples)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.