# alexforencich/verilog-i2c

<https://repo.masters-masters.com/repos/alexforencich/verilog-i2c>

[Accueil](https://repo.masters-masters.com/) › [alexforencich](https://repo.masters-masters.com/owners/alexforencich) › [verilog-i2c](https://repo.masters-masters.com/repos/alexforencich/verilog-i2c)

alexforencich/verilog-i2c, dépôt open source à 731 étoiles sur GitHub. Carte Bêta de RepoMasters. Verilog I2C interface for FPGA implementation

| Champ | Valeur |
| --- | --- |
| Propriétaire | [alexforencich](https://repo.masters-masters.com/owners/alexforencich) |
| Étoiles | 731 |
| Forks | 196 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2014 |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [alexforencich/verilog-i2c](https://github.com/alexforencich/verilog-i2c) |

## Fiche du dépôt

Verilog I2C interface for FPGA implementation

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## Autres dépôts de alexforencich

- [alexforencich/verilog-ethernet · ★ 3 145 · Verilog · RC](https://repo.masters-masters.com/repos/alexforencich/verilog-ethernet)
- [alexforencich/verilog-axi · ★ 2 168 · Verilog · RC](https://repo.masters-masters.com/repos/alexforencich/verilog-axi)
- [alexforencich/verilog-pcie · ★ 1 675 · Verilog · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-pcie)
- [alexforencich/verilog-axis · ★ 925 · Python · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-axis)
- [alexforencich/verilog-uart · ★ 591 · Verilog · Alpha](https://repo.masters-masters.com/repos/alexforencich/verilog-uart)
- [alexforencich/cocotbext-axi · ★ 368 · Python · Alpha](https://repo.masters-masters.com/repos/alexforencich/cocotbext-axi)

## D’autres dépôts Verilog

- [The-OpenROAD-Project/OpenROAD-flow-scripts · ★ 791 · Verilog · Bêta](https://repo.masters-masters.com/repos/The-OpenROAD-Project/OpenROAD-flow-scripts)
- [Luthiraa/TALOS-V2 · ★ 785 · Verilog · Bêta](https://repo.masters-masters.com/repos/Luthiraa/TALOS-V2)
- [dawsonjon/fpu · ★ 763 · Verilog · Bêta](https://repo.masters-masters.com/repos/dawsonjon/fpu)
- [antonblanchard/microwatt · ★ 730 · Verilog · Bêta](https://repo.masters-masters.com/repos/antonblanchard/microwatt)
- [OpenTimer/OpenTimer · ★ 722 · Verilog · Bêta](https://repo.masters-masters.com/repos/OpenTimer/OpenTimer)
- [ZipCPU/wb2axip · ★ 714 · Verilog · Bêta](https://repo.masters-masters.com/repos/ZipCPU/wb2axip)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.