# alexforencich/verilog-pcie

<https://repo.masters-masters.com/repos/alexforencich/verilog-pcie>

[Accueil](https://repo.masters-masters.com/) › [alexforencich](https://repo.masters-masters.com/owners/alexforencich) › [verilog-pcie](https://repo.masters-masters.com/repos/alexforencich/verilog-pcie)

alexforencich/verilog-pcie, dépôt open source à 1 675 étoiles sur GitHub. Carte Bêta de RepoMasters. Verilog PCI express components Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [alexforencich](https://repo.masters-masters.com/owners/alexforencich) |
| Étoiles | 1 675 |
| Forks | 430 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2019 |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [alexforencich/verilog-pcie](https://github.com/alexforencich/verilog-pcie) |

## Fiche du dépôt

Verilog PCI express components

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## Autres dépôts de alexforencich

- [alexforencich/verilog-ethernet · ★ 3 145 · Verilog · RC](https://repo.masters-masters.com/repos/alexforencich/verilog-ethernet)
- [alexforencich/verilog-axi · ★ 2 168 · Verilog · RC](https://repo.masters-masters.com/repos/alexforencich/verilog-axi)
- [alexforencich/verilog-axis · ★ 925 · Python · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-axis)
- [alexforencich/verilog-i2c · ★ 731 · Verilog · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-i2c)
- [alexforencich/verilog-uart · ★ 591 · Verilog · Alpha](https://repo.masters-masters.com/repos/alexforencich/verilog-uart)
- [alexforencich/cocotbext-axi · ★ 368 · Python · Alpha](https://repo.masters-masters.com/repos/alexforencich/cocotbext-axi)

## D’autres dépôts Verilog

- [olofk/serv · ★ 1 915 · Verilog · Bêta](https://repo.masters-masters.com/repos/olofk/serv)
- [ufrisk/pcileech-fpga · ★ 1 852 · Verilog · Bêta](https://repo.masters-masters.com/repos/ufrisk/pcileech-fpga)
- [ultraembedded/riscv · ★ 1 812 · Verilog · Bêta](https://repo.masters-masters.com/repos/ultraembedded/riscv)
- [ZipCPU/zipcpu · ★ 1 597 · Verilog · Bêta](https://repo.masters-masters.com/repos/ZipCPU/zipcpu)
- [XUANTIE-RV/openc910 · ★ 1 492 · Verilog · Bêta](https://repo.masters-masters.com/repos/XUANTIE-RV/openc910)
- [aolofsson/oh · ★ 1 439 · Verilog · Bêta](https://repo.masters-masters.com/repos/aolofsson/oh)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.