# alexforencich/verilog-uart

<https://repo.masters-masters.com/repos/alexforencich/verilog-uart>

[Accueil](https://repo.masters-masters.com/) › [alexforencich](https://repo.masters-masters.com/owners/alexforencich) › [verilog-uart](https://repo.masters-masters.com/repos/alexforencich/verilog-uart)

alexforencich/verilog-uart, dépôt open source à 591 étoiles sur GitHub. Carte Alpha de RepoMasters. Verilog UART Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [alexforencich](https://repo.masters-masters.com/owners/alexforencich) |
| Étoiles | 591 |
| Forks | 158 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2014 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [alexforencich/verilog-uart](https://github.com/alexforencich/verilog-uart) |

## Fiche du dépôt

Verilog UART

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de alexforencich

- [alexforencich/verilog-ethernet · ★ 3 145 · Verilog · RC](https://repo.masters-masters.com/repos/alexforencich/verilog-ethernet)
- [alexforencich/verilog-axi · ★ 2 168 · Verilog · RC](https://repo.masters-masters.com/repos/alexforencich/verilog-axi)
- [alexforencich/verilog-pcie · ★ 1 675 · Verilog · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-pcie)
- [alexforencich/verilog-axis · ★ 925 · Python · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-axis)
- [alexforencich/verilog-i2c · ★ 731 · Verilog · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-i2c)
- [alexforencich/cocotbext-axi · ★ 368 · Python · Alpha](https://repo.masters-masters.com/repos/alexforencich/cocotbext-axi)

## D’autres dépôts Verilog

- [QShen3/CNN-FPGA · ★ 595 · Verilog · Alpha](https://repo.masters-masters.com/repos/QShen3/CNN-FPGA)
- [openrisc/mor1kx · ★ 594 · Verilog · Alpha](https://repo.masters-masters.com/repos/openrisc/mor1kx)
- [sheldonucr/ucr-eecs168-lab · ★ 593 · Verilog · Alpha](https://repo.masters-masters.com/repos/sheldonucr/ucr-eecs168-lab)
- [schlae/graphics-gremlin · ★ 582 · Verilog · Alpha](https://repo.masters-masters.com/repos/schlae/graphics-gremlin)
- [quanzaihh/Neural-Network-Accelerator · ★ 582 · Verilog · Alpha](https://repo.masters-masters.com/repos/quanzaihh/Neural-Network-Accelerator)
- [abdelazeem201/ASIC-Design-Roadmap · ★ 578 · Verilog · Alpha](https://repo.masters-masters.com/repos/abdelazeem201/ASIC-Design-Roadmap)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.