# amd/mini-isp

<https://repo.masters-masters.com/repos/amd/mini-isp>

[Accueil](https://repo.masters-masters.com/) › [amd](https://repo.masters-masters.com/owners/amd) › [mini-isp](https://repo.masters-masters.com/repos/amd/mini-isp)

amd/mini-isp, dépôt open source à 147 étoiles sur GitHub. Carte Prototype de RepoMasters. A minimal, open-source Image Signal Processor (ISP) for AMD FPGA…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [amd](https://repo.masters-masters.com/owners/amd) |
| Étoiles | 147 |
| Forks | 28 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | MIT |
| Création | 2026 |
| Sujets | amd, fpga, hdr, isp, signal, camera, video, video-processing, image-processing |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [amd/mini-isp](https://github.com/amd/mini-isp) |

## Fiche du dépôt

A minimal, open-source Image Signal Processor (ISP) for AMD FPGA, implemented in Verilog.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de amd

- [amd/gaia · ★ 1 605 · Python · Bêta](https://repo.masters-masters.com/repos/amd/gaia)
- [amd/RyzenAI-SW · ★ 893 · Python · Bêta](https://repo.masters-masters.com/repos/amd/RyzenAI-SW)
- [amd/xdna-driver · ★ 623 · C · Alpha](https://repo.masters-masters.com/repos/amd/xdna-driver)
- [amd/OpenCL-caffe · ★ 529 · C++ · Alpha](https://repo.masters-masters.com/repos/amd/OpenCL-caffe)
- [amd/skills · ★ 473 · Python · Alpha](https://repo.masters-masters.com/repos/amd/skills)
- [amd/HPCTrainingExamples · ★ 222 · Shell · Prototype](https://repo.masters-masters.com/repos/amd/HPCTrainingExamples)

## D’autres dépôts SystemVerilog

- [waviousllc/wav-lpddr-hw · ★ 148 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/waviousllc/wav-lpddr-hw)
- [WangXuan95/FPGA-SATA-HBA · ★ 148 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-SATA-HBA)
- [ic-lab-duth/RISC-V-Vector · ★ 147 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/ic-lab-duth/RISC-V-Vector)
- [zeroasiccorp/wildebeest · ★ 146 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/zeroasiccorp/wildebeest)
- [chipsalliance/uvm-verilator · ★ 142 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chipsalliance/uvm-verilator)
- [pulp-platform/register\_interface · ★ 141 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/pulp-platform/register_interface)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.