# avakar/usbcorev

<https://repo.masters-masters.com/repos/avakar/usbcorev>

[Accueil](https://repo.masters-masters.com/) › [avakar](https://repo.masters-masters.com/owners/avakar) › [usbcorev](https://repo.masters-masters.com/repos/avakar/usbcorev)

avakar/usbcorev, dépôt open source à 244 étoiles sur GitHub. Carte Prototype de RepoMasters. A full-speed device-side USB peripheral core written in Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [avakar](https://repo.masters-masters.com/owners/avakar) |
| Étoiles | 244 |
| Forks | 47 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2013 |
| Sujets | fpga, verilog, usb |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [avakar/usbcorev](https://github.com/avakar/usbcorev) |

## Fiche du dépôt

A full-speed device-side USB peripheral core written in Verilog.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de avakar

- [avakar/vcrtl · ★ 222 · C++ · Prototype](https://repo.masters-masters.com/repos/avakar/vcrtl)
- [avakar/pytoml · ★ 131 · Python · Prototype](https://repo.masters-masters.com/repos/avakar/pytoml)

## D’autres dépôts Verilog

- [AniketBadhan/Convolutional-Neural-Network · ★ 249 · Verilog · Prototype](https://repo.masters-masters.com/repos/AniketBadhan/Convolutional-Neural-Network)
- [GuoningHuang/FPGA-CNN-accelerator-based-on-systolic-array · ★ 248 · Verilog · Prototype](https://repo.masters-masters.com/repos/GuoningHuang/FPGA-CNN-accelerator-based-on-systolic-array)
- [efabless/caravel\_user\_project · ★ 244 · Verilog · Prototype](https://repo.masters-masters.com/repos/efabless/caravel_user_project)
- [hkust-zhiyao/RTLLM · ★ 243 · Verilog · Prototype](https://repo.masters-masters.com/repos/hkust-zhiyao/RTLLM)
- [soDLA-publishment/soDLA · ★ 241 · Verilog · Prototype](https://repo.masters-masters.com/repos/soDLA-publishment/soDLA)
- [ChFrenkel/ODIN · ★ 241 · Verilog · Prototype](https://repo.masters-masters.com/repos/ChFrenkel/ODIN)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.