# azonenberg/starshipraider

<https://repo.masters-masters.com/repos/azonenberg/starshipraider>

[Accueil](https://repo.masters-masters.com/) › [azonenberg](https://repo.masters-masters.com/owners/azonenberg) › [starshipraider](https://repo.masters-masters.com/repos/azonenberg/starshipraider)

azonenberg/starshipraider, dépôt open source à 193 étoiles sur GitHub. Carte Prototype de RepoMasters. Open hardware test equipment Langage : SystemVerilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [azonenberg](https://repo.masters-masters.com/owners/azonenberg) |
| Étoiles | 193 |
| Forks | 22 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | BSD-3-Clause |
| Création | 2016 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [azonenberg/starshipraider](https://github.com/azonenberg/starshipraider) |

## Fiche du dépôt

Open hardware test equipment

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de azonenberg

- [azonenberg/pcb-checklist · ★ 791 · Bêta](https://repo.masters-masters.com/repos/azonenberg/pcb-checklist)
- [azonenberg/openfpga · ★ 259 · C++ · Alpha](https://repo.masters-masters.com/repos/azonenberg/openfpga)
- [azonenberg/antikernel · ★ 124 · Verilog · Prototype](https://repo.masters-masters.com/repos/azonenberg/antikernel)

## D’autres dépôts SystemVerilog

- [aignacio/ravenoc · ★ 201 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/aignacio/ravenoc)
- [yuri-panchul/systemverilog-homework · ★ 199 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/yuri-panchul/systemverilog-homework)
- [tscheipel/HaDes-V · ★ 198 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/tscheipel/HaDes-V)
- [nand2mario/z386 · ★ 192 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/nand2mario/z386)
- [PacktPublishing/The-FPGA-Programming-Handbook-Second-Edition · ★ 191 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/PacktPublishing/The-FPGA-Programming-Handbook-Second-Edition)
- [karthisugumar/CSE240D-Hierarchical\_Mesh\_NoC-Eyeriss\_v2 · ★ 187 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/karthisugumar/CSE240D-Hierarchical_Mesh_NoC-Eyeriss_v2)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.