# ben-marshall/uart

<https://repo.masters-masters.com/repos/ben-marshall/uart>

[Accueil](https://repo.masters-masters.com/) › [ben-marshall](https://repo.masters-masters.com/owners/ben-marshall) › [uart](https://repo.masters-masters.com/repos/ben-marshall/uart)

ben-marshall/uart, dépôt open source à 198 étoiles sur GitHub. Carte Prototype de RepoMasters. A simple implementation of a UART modem in Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [ben-marshall](https://repo.masters-masters.com/owners/ben-marshall) |
| Étoiles | 198 |
| Forks | 30 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2017 |
| Sujets | hardware, fpga, verilog, verilog-hdl, uart, uart-verilog |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [ben-marshall/uart](https://github.com/ben-marshall/uart) |

## Fiche du dépôt

A simple implementation of a UART modem in Verilog.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de ben-marshall

- [ben-marshall/awesome-open-hardware-verification · ★ 634 · Alpha](https://repo.masters-masters.com/repos/ben-marshall/awesome-open-hardware-verification)
- [ben-marshall/verilog-parser · ★ 135 · C · Prototype](https://repo.masters-masters.com/repos/ben-marshall/verilog-parser)
- [ben-marshall/verilog-vcd-parser · ★ 104 · C++ · Prototype](https://repo.masters-masters.com/repos/ben-marshall/verilog-vcd-parser)

## D’autres dépôts Verilog

- [sumanth-kalluri/cnn\_hardware\_acclerator\_for\_fpga · ★ 199 · Verilog · Prototype](https://repo.masters-masters.com/repos/sumanth-kalluri/cnn_hardware_acclerator_for_fpga)
- [benreynwar/fft-dit-fpga · ★ 198 · Verilog · Prototype](https://repo.masters-masters.com/repos/benreynwar/fft-dit-fpga)
- [thedatabusdotio/fpga-ml-accelerator · ★ 198 · Verilog · Prototype](https://repo.masters-masters.com/repos/thedatabusdotio/fpga-ml-accelerator)
- [rejunity/tiny-asic-1\_58bit-matrix-mul · ★ 197 · Verilog · Prototype](https://repo.masters-masters.com/repos/rejunity/tiny-asic-1_58bit-matrix-mul)
- [hrvach/fpg1 · ★ 195 · Verilog · Prototype](https://repo.masters-masters.com/repos/hrvach/fpg1)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.