# benreynwar/fft-dit-fpga

<https://repo.masters-masters.com/repos/benreynwar/fft-dit-fpga>

[Accueil](https://repo.masters-masters.com/) › [benreynwar](https://repo.masters-masters.com/owners/benreynwar) › [fft-dit-fpga](https://repo.masters-masters.com/repos/benreynwar/fft-dit-fpga)

benreynwar/fft-dit-fpga, dépôt open source à 198 étoiles sur GitHub. Carte Prototype de RepoMasters. Verilog module for calculation of FFT. Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [benreynwar](https://repo.masters-masters.com/owners/benreynwar) |
| Étoiles | 198 |
| Forks | 52 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2012 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [benreynwar/fft-dit-fpga](https://github.com/benreynwar/fft-dit-fpga) |

## Fiche du dépôt

Verilog module for calculation of FFT.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [sumanth-kalluri/cnn\_hardware\_acclerator\_for\_fpga · ★ 199 · Verilog · Prototype](https://repo.masters-masters.com/repos/sumanth-kalluri/cnn_hardware_acclerator_for_fpga)
- [ben-marshall/uart · ★ 198 · Verilog · Prototype](https://repo.masters-masters.com/repos/ben-marshall/uart)
- [thedatabusdotio/fpga-ml-accelerator · ★ 198 · Verilog · Prototype](https://repo.masters-masters.com/repos/thedatabusdotio/fpga-ml-accelerator)
- [rejunity/tiny-asic-1\_58bit-matrix-mul · ★ 197 · Verilog · Prototype](https://repo.masters-masters.com/repos/rejunity/tiny-asic-1_58bit-matrix-mul)
- [hrvach/fpg1 · ★ 195 · Verilog · Prototype](https://repo.masters-masters.com/repos/hrvach/fpg1)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.