# bespoke-silicon-group/basejump\_stl

<https://repo.masters-masters.com/repos/bespoke-silicon-group/basejump_stl>

[Accueil](https://repo.masters-masters.com/) › [bespoke-silicon-group](https://repo.masters-masters.com/owners/bespoke-silicon-group) › [basejump\_stl](https://repo.masters-masters.com/repos/bespoke-silicon-group/basejump_stl)

bespoke-silicon-group/basejump\_stl, dépôt open source à 692 étoiles sur GitHub. Carte Alpha de RepoMasters. BaseJump STL: A Standard Template Library for…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [bespoke-silicon-group](https://repo.masters-masters.com/owners/bespoke-silicon-group) |
| Étoiles | 692 |
| Forks | 120 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2019 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [bespoke-silicon-group/basejump\_stl](https://github.com/bespoke-silicon-group/basejump_stl) |

## Fiche du dépôt

BaseJump STL: A Standard Template Library for SystemVerilog

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de bespoke-silicon-group

- [bespoke-silicon-group/bsg\_manycore · ★ 305 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/bespoke-silicon-group/bsg_manycore)

## D’autres dépôts SystemVerilog

- [pulp-platform/common\_cells · ★ 814 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/pulp-platform/common_cells)
- [projf/projf-explore · ★ 799 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/projf/projf-explore)
- [hwayne/lets-prove-leftpad · ★ 758 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/hwayne/lets-prove-leftpad)
- [openhwfoundation/cvw · ★ 659 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvw)
- [raysalemi/uvmprimer · ★ 658 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/raysalemi/uvmprimer)
- [openhwfoundation/cvfpu · ★ 648 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvfpu)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.