# bespoke-silicon-group/bsg\_manycore

<https://repo.masters-masters.com/repos/bespoke-silicon-group/bsg_manycore>

[Accueil](https://repo.masters-masters.com/) › [bespoke-silicon-group](https://repo.masters-masters.com/owners/bespoke-silicon-group) › [bsg\_manycore](https://repo.masters-masters.com/repos/bespoke-silicon-group/bsg_manycore)

bespoke-silicon-group/bsg\_manycore, dépôt open source à 305 étoiles sur GitHub. Carte Alpha de RepoMasters. Tile based architecture designed for computing…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [bespoke-silicon-group](https://repo.masters-masters.com/owners/bespoke-silicon-group) |
| Étoiles | 305 |
| Forks | 77 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2019 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [bespoke-silicon-group/bsg\_manycore](https://github.com/bespoke-silicon-group/bsg_manycore) |

## Fiche du dépôt

Tile based architecture designed for computing efficiency, scalability and generality

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de bespoke-silicon-group

- [bespoke-silicon-group/basejump\_stl · ★ 692 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/bespoke-silicon-group/basejump_stl)

## D’autres dépôts SystemVerilog

- [RHSResearchLLC/NiteFury-and-LiteFury · ★ 337 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/RHSResearchLLC/NiteFury-and-LiteFury)
- [pulp-platform/riscv-dbg · ★ 333 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/riscv-dbg)
- [VerificationExcellence/UVMReference · ★ 308 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/VerificationExcellence/UVMReference)
- [pulp-platform/croc · ★ 294 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/croc)
- [veripool/verilog-mode · ★ 293 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/veripool/verilog-mode)
- [tymonx/logic · ★ 292 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/tymonx/logic)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.