# cavnex/mc6809

<https://repo.masters-masters.com/repos/cavnex/mc6809>

[Accueil](https://repo.masters-masters.com/) › [cavnex](https://repo.masters-masters.com/owners/cavnex) › [mc6809](https://repo.masters-masters.com/repos/cavnex/mc6809)

cavnex/mc6809, dépôt open source à 106 étoiles sur GitHub. Carte Prototype de RepoMasters. Cycle-Accurate MC6809/E implementation, Verilog Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [cavnex](https://repo.masters-masters.com/owners/cavnex) |
| Étoiles | 106 |
| Forks | 27 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2017 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [cavnex/mc6809](https://github.com/cavnex/mc6809) |

## Fiche du dépôt

Cycle-Accurate MC6809/E implementation, Verilog

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [lvd2/ay-3-8910\_reverse\_engineered · ★ 106 · Verilog · Prototype](https://repo.masters-masters.com/repos/lvd2/ay-3-8910_reverse_engineered)
- [ZipCPU/sdr · ★ 106 · Verilog · Prototype](https://repo.masters-masters.com/repos/ZipCPU/sdr)
- [WangXuan95/FPGA-RMII-SMII · ★ 106 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-RMII-SMII)
- [m-labs/lm32 · ★ 105 · Verilog · Prototype](https://repo.masters-masters.com/repos/m-labs/lm32)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.