# chili-chips-ba/openCologne-PCIE

<https://repo.masters-masters.com/repos/chili-chips-ba/openCologne-PCIE>

[Accueil](https://repo.masters-masters.com/) › [chili-chips-ba](https://repo.masters-masters.com/owners/chili-chips-ba) › [openCologne-PCIE](https://repo.masters-masters.com/repos/chili-chips-ba/openCologne-PCIE)

chili-chips-ba/openCologne-PCIE, dépôt open source à 114 étoiles sur GitHub. Carte Prototype de RepoMasters. The first-ever opensource soft core for PCIE…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [chili-chips-ba](https://repo.masters-masters.com/owners/chili-chips-ba) |
| Étoiles | 114 |
| Forks | 14 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | BSD-3-Clause |
| Création | 2025 |
| Sujets | endpoint, fpga, m2, pcb, pcie, pipe, rtl, verilog, bfm, edubos5 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [chili-chips-ba/openCologne-PCIE](https://github.com/chili-chips-ba/openCologne-PCIE) |

## Fiche du dépôt

The first-ever opensource soft core for PCIE EndPoint. Without vendor-locked HMs for Data Link, Transaction, Application layers. With standard PIPE interface for vendor SerDes. Portable, unencrypted, free SVerilog RTL with best-in-class VIP, M.2 and Edge cards for GateMate. Project opens PCIE conne…

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de chili-chips-ba

- [chili-chips-ba/wireguard-fpga · ★ 1 378 · Python · Bêta](https://repo.masters-masters.com/repos/chili-chips-ba/wireguard-fpga)
- [chili-chips-ba/openPCIE · ★ 114 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openPCIE)
- [chili-chips-ba/openCologne · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openCologne)
- [chili-chips-ba/openeye-CamSI · ★ 102 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openeye-CamSI)

## D’autres dépôts SystemVerilog

- [pulp-platform/hero · ★ 114 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/pulp-platform/hero)
- [chili-chips-ba/openPCIE · ★ 114 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openPCIE)
- [nand2mario/z8086 · ★ 114 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/nand2mario/z8086)
- [mole99/greyhound-ihp · ★ 112 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/mole99/greyhound-ihp)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.