# chili-chips-ba/openPCIE

<https://repo.masters-masters.com/repos/chili-chips-ba/openPCIE>

[Accueil](https://repo.masters-masters.com/) › [chili-chips-ba](https://repo.masters-masters.com/owners/chili-chips-ba) › [openPCIE](https://repo.masters-masters.com/repos/chili-chips-ba/openPCIE)

chili-chips-ba/openPCIE, dépôt open source à 114 étoiles sur GitHub. Carte Prototype de RepoMasters. Peripheral Component Interconnect (PCI) has taken the…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [chili-chips-ba](https://repo.masters-masters.com/owners/chili-chips-ba) |
| Étoiles | 114 |
| Forks | 16 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | BSD-3-Clause |
| Création | 2025 |
| Sujets | backplane, fpga, pcb, pcie, rp, rtl, serdes, systemverilog, edubos5, soc |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [chili-chips-ba/openPCIE](https://github.com/chili-chips-ba/openPCIE) |

## Fiche du dépôt

Peripheral Component Interconnect (PCI) has taken the Express lane long ago, moving to Gbps SerDes. Now for the first time in opensource on the Host side too. Our project roots for the Root Port in 4 ways: \|1\| openRTL \|2\| openBFM with unique SIM and WAVE capabilities, way better than vendor's \|3\| o…

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de chili-chips-ba

- [chili-chips-ba/wireguard-fpga · ★ 1 378 · Python · Bêta](https://repo.masters-masters.com/repos/chili-chips-ba/wireguard-fpga)
- [chili-chips-ba/openCologne-PCIE · ★ 114 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openCologne-PCIE)
- [chili-chips-ba/openCologne · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openCologne)
- [chili-chips-ba/openeye-CamSI · ★ 102 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openeye-CamSI)

## D’autres dépôts SystemVerilog

- [pulp-platform/hero · ★ 114 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/pulp-platform/hero)
- [chili-chips-ba/openCologne-PCIE · ★ 114 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openCologne-PCIE)
- [nand2mario/z8086 · ★ 114 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/nand2mario/z8086)
- [mole99/greyhound-ihp · ★ 112 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/mole99/greyhound-ihp)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.