# chili-chips-ba/openeye-CamSI

<https://repo.masters-masters.com/repos/chili-chips-ba/openeye-CamSI>

[Accueil](https://repo.masters-masters.com/) › [chili-chips-ba](https://repo.masters-masters.com/owners/chili-chips-ba) › [openeye-CamSI](https://repo.masters-masters.com/repos/chili-chips-ba/openeye-CamSI)

chili-chips-ba/openeye-CamSI, dépôt open source à 102 étoiles sur GitHub. Carte Prototype de RepoMasters. A truly opensource camera serial interface. No…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [chili-chips-ba](https://repo.masters-masters.com/owners/chili-chips-ba) |
| Étoiles | 102 |
| Forks | 27 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | BSD-3-Clause |
| Création | 2023 |
| Sujets | camera, csi, fpga, image-sensor, opensource, rtl, vlc, hdmi, imx283, isp |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [chili-chips-ba/openeye-CamSI](https://github.com/chili-chips-ba/openeye-CamSI) |

## Fiche du dépôt

A truly opensource camera serial interface. No frills. No backdoors that compromise security. Outstanding signal integrity. Hi-rez video pipeline with remote connectivity. For Sony, Series7 & open FPGA makers on limited budget. Augments openXC7 CI/CD, challenging its timing-savvy. Promotes the less…

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de chili-chips-ba

- [chili-chips-ba/wireguard-fpga · ★ 1 378 · Python · Bêta](https://repo.masters-masters.com/repos/chili-chips-ba/wireguard-fpga)
- [chili-chips-ba/openPCIE · ★ 114 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openPCIE)
- [chili-chips-ba/openCologne-PCIE · ★ 114 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openCologne-PCIE)
- [chili-chips-ba/openCologne · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openCologne)

## D’autres dépôts SystemVerilog

- [OPAE/intel-fpga-bbb · ★ 104 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/OPAE/intel-fpga-bbb)
- [YosysHQ/nerv · ★ 103 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/YosysHQ/nerv)
- [pulp-platform/tech\_cells\_generic · ★ 102 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/pulp-platform/tech_cells_generic)
- [mirseo/JSilicon · ★ 101 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/mirseo/JSilicon)
- [pavona/pavona · ★ 101 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/pavona/pavona)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.