# chipsalliance/Cores-VeeR-EH2

<https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH2>

[Accueil](https://repo.masters-masters.com/) › [chipsalliance](https://repo.masters-masters.com/owners/chipsalliance) › [Cores-VeeR-EH2](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH2)

chipsalliance/Cores-VeeR-EH2, dépôt open source à 283 étoiles sur GitHub. Carte Alpha de RepoMasters. VeeR EH2 core Langage : SystemVerilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [chipsalliance](https://repo.masters-masters.com/owners/chipsalliance) |
| Étoiles | 283 |
| Forks | 68 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Apache-2.0 |
| Création | 2020 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [chipsalliance/Cores-VeeR-EH2](https://github.com/chipsalliance/Cores-VeeR-EH2) |

## Fiche du dépôt

VeeR EH2 core

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de chipsalliance

- [chipsalliance/chisel · ★ 4 827 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/chisel)
- [chipsalliance/rocket-chip · ★ 3 895 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/rocket-chip)
- [chipsalliance/verible · ★ 1 974 · C++ · Bêta](https://repo.masters-masters.com/repos/chipsalliance/verible)
- [chipsalliance/riscv-dv · ★ 1 375 · Python · Bêta](https://repo.masters-masters.com/repos/chipsalliance/riscv-dv)
- [chipsalliance/Cores-VeeR-EH1 · ★ 971 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH1)
- [chipsalliance/firrtl · ★ 748 · Scala · Bêta](https://repo.masters-masters.com/repos/chipsalliance/firrtl)

## D’autres dépôts SystemVerilog

- [tymonx/logic · ★ 292 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/tymonx/logic)
- [harishsg993010/tiny-NPU · ★ 292 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/harishsg993010/tiny-NPU)
- [openhwfoundation/cv32e40x · ★ 289 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40x)
- [intel/fpga-npu · ★ 267 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/intel/fpga-npu)
- [mathis-s/SoomRV · ★ 259 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/mathis-s/SoomRV)
- [pulp-platform/iDMA · ★ 254 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/iDMA)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.