# chipsalliance/VeeRwolf

<https://repo.masters-masters.com/repos/chipsalliance/VeeRwolf>

[Accueil](https://repo.masters-masters.com/) › [chipsalliance](https://repo.masters-masters.com/owners/chipsalliance) › [VeeRwolf](https://repo.masters-masters.com/repos/chipsalliance/VeeRwolf)

chipsalliance/VeeRwolf, dépôt open source à 343 étoiles sur GitHub. Carte Alpha de RepoMasters. FuseSoC-based SoC for VeeR EH1 and EL2 Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [chipsalliance](https://repo.masters-masters.com/owners/chipsalliance) |
| Étoiles | 343 |
| Forks | 76 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2019 |
| Sujets | tools, fusesoc, swerv, veer |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [chipsalliance/VeeRwolf](https://github.com/chipsalliance/VeeRwolf) |

## Fiche du dépôt

FuseSoC-based SoC for VeeR EH1 and EL2

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de chipsalliance

- [chipsalliance/chisel · ★ 4 826 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/chisel)
- [chipsalliance/rocket-chip · ★ 3 895 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/rocket-chip)
- [chipsalliance/verible · ★ 1 974 · C++ · Bêta](https://repo.masters-masters.com/repos/chipsalliance/verible)
- [chipsalliance/riscv-dv · ★ 1 375 · Python · Bêta](https://repo.masters-masters.com/repos/chipsalliance/riscv-dv)
- [chipsalliance/Cores-VeeR-EH1 · ★ 971 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH1)
- [chipsalliance/firrtl · ★ 748 · Scala · Bêta](https://repo.masters-masters.com/repos/chipsalliance/firrtl)

## D’autres dépôts Verilog

- [marmolejo/zet · ★ 345 · Verilog · Alpha](https://repo.masters-masters.com/repos/marmolejo/zet)
- [jotego/jtcores · ★ 345 · Verilog · Alpha](https://repo.masters-masters.com/repos/jotego/jtcores)
- [bluespec/Piccolo · ★ 343 · Verilog · Alpha](https://repo.masters-masters.com/repos/bluespec/Piccolo)
- [cxdzyq1110/NPU\_on\_FPGA · ★ 338 · Verilog · Alpha](https://repo.masters-masters.com/repos/cxdzyq1110/NPU_on_FPGA)
- [janestreet/asic-puzzle-2026 · ★ 338 · Verilog · Alpha](https://repo.masters-masters.com/repos/janestreet/asic-puzzle-2026)
- [samitbasu/rhdl · ★ 330 · Verilog · Alpha](https://repo.masters-masters.com/repos/samitbasu/rhdl)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.