# chipsalliance/aib-phy-hardware

<https://repo.masters-masters.com/repos/chipsalliance/aib-phy-hardware>

[Accueil](https://repo.masters-masters.com/) › [chipsalliance](https://repo.masters-masters.com/owners/chipsalliance) › [aib-phy-hardware](https://repo.masters-masters.com/repos/chipsalliance/aib-phy-hardware)

chipsalliance/aib-phy-hardware, dépôt open source à 151 étoiles sur GitHub. Carte Prototype de RepoMasters. Advanced Interface Bus (AIB) die-to-die hardware…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [chipsalliance](https://repo.masters-masters.com/owners/chipsalliance) |
| Étoiles | 151 |
| Forks | 39 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2020 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [chipsalliance/aib-phy-hardware](https://github.com/chipsalliance/aib-phy-hardware) |

## Fiche du dépôt

Advanced Interface Bus (AIB) die-to-die hardware open source

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de chipsalliance

- [chipsalliance/chisel · ★ 4 826 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/chisel)
- [chipsalliance/rocket-chip · ★ 3 895 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/rocket-chip)
- [chipsalliance/verible · ★ 1 974 · C++ · Bêta](https://repo.masters-masters.com/repos/chipsalliance/verible)
- [chipsalliance/riscv-dv · ★ 1 375 · Python · Bêta](https://repo.masters-masters.com/repos/chipsalliance/riscv-dv)
- [chipsalliance/Cores-VeeR-EH1 · ★ 971 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH1)
- [chipsalliance/firrtl · ★ 748 · Scala · Bêta](https://repo.masters-masters.com/repos/chipsalliance/firrtl)

## D’autres dépôts Verilog

- [CutestPanda/Opensoc · ★ 152 · Verilog · Prototype](https://repo.masters-masters.com/repos/CutestPanda/Opensoc)
- [freecores/verilog\_fixed\_point\_math\_library · ★ 151 · Verilog · Prototype](https://repo.masters-masters.com/repos/freecores/verilog_fixed_point_math_library)
- [SocialistDalao/UltraMIPS\_NSCSCC · ★ 151 · Verilog · Prototype](https://repo.masters-masters.com/repos/SocialistDalao/UltraMIPS_NSCSCC)
- [lucky-wfw/ARM\_AMBA\_Design · ★ 150 · Verilog · Prototype](https://repo.masters-masters.com/repos/lucky-wfw/ARM_AMBA_Design)
- [michaelehab/AES-Verilog · ★ 149 · Verilog · Prototype](https://repo.masters-masters.com/repos/michaelehab/AES-Verilog)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.