# chipsalliance/caliptra-rtl

<https://repo.masters-masters.com/repos/chipsalliance/caliptra-rtl>

[Accueil](https://repo.masters-masters.com/) › [chipsalliance](https://repo.masters-masters.com/owners/chipsalliance) › [caliptra-rtl](https://repo.masters-masters.com/repos/chipsalliance/caliptra-rtl)

chipsalliance/caliptra-rtl, dépôt open source à 160 étoiles sur GitHub. Carte Prototype de RepoMasters. HW Design Collateral for Caliptra RoT IP

| Champ | Valeur |
| --- | --- |
| Propriétaire | [chipsalliance](https://repo.masters-masters.com/owners/chipsalliance) |
| Étoiles | 160 |
| Forks | 108 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Apache-2.0 |
| Création | 2023 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [chipsalliance/caliptra-rtl](https://github.com/chipsalliance/caliptra-rtl) |

## Fiche du dépôt

HW Design Collateral for Caliptra RoT IP

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de chipsalliance

- [chipsalliance/chisel · ★ 4 827 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/chisel)
- [chipsalliance/rocket-chip · ★ 3 895 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/rocket-chip)
- [chipsalliance/verible · ★ 1 974 · C++ · Bêta](https://repo.masters-masters.com/repos/chipsalliance/verible)
- [chipsalliance/riscv-dv · ★ 1 375 · Python · Bêta](https://repo.masters-masters.com/repos/chipsalliance/riscv-dv)
- [chipsalliance/Cores-VeeR-EH1 · ★ 971 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH1)
- [chipsalliance/firrtl · ★ 748 · Scala · Bêta](https://repo.masters-masters.com/repos/chipsalliance/firrtl)

## D’autres dépôts SystemVerilog

- [Xilinx/open-nic-shell · ★ 161 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/Xilinx/open-nic-shell)
- [iammituraj/pequeno\_riscv · ★ 161 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/iammituraj/pequeno_riscv)
- [agalimberti/NoCRouter · ★ 160 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/agalimberti/NoCRouter)
- [accellera-official/uvm-core · ★ 156 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/accellera-official/uvm-core)
- [chenyuliu577-cyber/jyd-rv32i-fpga-core · ★ 155 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chenyuliu577-cyber/jyd-rv32i-fpga-core)
- [dshekhalev/FEC · ★ 153 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/dshekhalev/FEC)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.