# chipsalliance/sv-tests

<https://repo.masters-masters.com/repos/chipsalliance/sv-tests>

[Accueil](https://repo.masters-masters.com/) › [chipsalliance](https://repo.masters-masters.com/owners/chipsalliance) › [sv-tests](https://repo.masters-masters.com/repos/chipsalliance/sv-tests)

chipsalliance/sv-tests, dépôt open source à 406 étoiles sur GitHub. Carte Alpha de RepoMasters. Test suite designed to check compliance with the SystemVerilog…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [chipsalliance](https://repo.masters-masters.com/owners/chipsalliance) |
| Étoiles | 406 |
| Forks | 108 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | ISC |
| Création | 2019 |
| Sujets | systemverilog, symbiflow, verilog, hdl, rtl, compliance-testing |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [chipsalliance/sv-tests](https://github.com/chipsalliance/sv-tests) |

## Fiche du dépôt

Test suite designed to check compliance with the SystemVerilog standard.

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de chipsalliance

- [chipsalliance/chisel · ★ 4 827 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/chisel)
- [chipsalliance/rocket-chip · ★ 3 895 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/rocket-chip)
- [chipsalliance/verible · ★ 1 974 · C++ · Bêta](https://repo.masters-masters.com/repos/chipsalliance/verible)
- [chipsalliance/riscv-dv · ★ 1 375 · Python · Bêta](https://repo.masters-masters.com/repos/chipsalliance/riscv-dv)
- [chipsalliance/Cores-VeeR-EH1 · ★ 971 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH1)
- [chipsalliance/firrtl · ★ 748 · Scala · Bêta](https://repo.masters-masters.com/repos/chipsalliance/firrtl)

## D’autres dépôts SystemVerilog

- [WangXuan95/USTC-RVSoC · ★ 442 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/USTC-RVSoC)
- [raulbehl/100DaysOfRTL · ★ 429 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/raulbehl/100DaysOfRTL)
- [gtaylormb/opl3\_fpga · ★ 410 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/gtaylormb/opl3_fpga)
- [facebookresearch/deepfloat · ★ 401 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/facebookresearch/deepfloat)
- [pulp-platform/FlooNoC · ★ 371 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/FlooNoC)
- [MPSU/APS · ★ 362 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/MPSU/APS)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.