# circuitvalley/USB\_C\_Industrial\_Camera\_FPGA\_USB3

<https://repo.masters-masters.com/repos/circuitvalley/USB_C_Industrial_Camera_FPGA_USB3>

[Accueil](https://repo.masters-masters.com/) › [circuitvalley](https://repo.masters-masters.com/owners/circuitvalley) › [USB\_C\_Industrial\_Camera\_FPGA\_USB3](https://repo.masters-masters.com/repos/circuitvalley/USB_C_Industrial_Camera_FPGA_USB3)

circuitvalley/USB\_C\_Industrial\_Camera\_FPGA\_USB3, dépôt open source à 1 170 étoiles sur GitHub. Carte Bêta de RepoMasters. Source and Documentation files for…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [circuitvalley](https://repo.masters-masters.com/owners/circuitvalley) |
| Étoiles | 1 170 |
| Forks | 222 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2022 |
| Sujets | camera, fpga, usb, usb3, verilog, csi, mipi, mipi-csi-receiver, uvc |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [circuitvalley/USB\_C\_Industrial\_Camera\_FPGA\_USB3](https://github.com/circuitvalley/USB_C_Industrial_Camera_FPGA_USB3) |

## Fiche du dépôt

Source and Documentation files for USB C Industrial Camera Project, This repo contains PCB boards, FPGA , Camera and USB along with FPGA Firmware and USB Controller Firmware source.

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## Autres dépôts de circuitvalley

- [circuitvalley/mipi\_csi\_receiver\_FPGA · ★ 499 · C · Alpha](https://repo.masters-masters.com/repos/circuitvalley/mipi_csi_receiver_FPGA)
- [circuitvalley/CHC5\_Open\_Camera · ★ 124 · C · Prototype](https://repo.masters-masters.com/repos/circuitvalley/CHC5_Open_Camera)
- [circuitvalley/mipi\_dsi\_bridge\_fpga · ★ 120 · C · Prototype](https://repo.masters-masters.com/repos/circuitvalley/mipi_dsi_bridge_fpga)

## D’autres dépôts Verilog

- [ultraembedded/biriscv · ★ 1 329 · Verilog · Bêta](https://repo.masters-masters.com/repos/ultraembedded/biriscv)
- [EttusResearch/uhd · ★ 1 295 · Verilog · Bêta](https://repo.masters-masters.com/repos/EttusResearch/uhd)
- [Digital-EDA/Digital-IDE · ★ 1 191 · Verilog · Bêta](https://repo.masters-masters.com/repos/Digital-EDA/Digital-IDE)
- [lnis-uofu/OpenFPGA · ★ 1 166 · Verilog · Bêta](https://repo.masters-masters.com/repos/lnis-uofu/OpenFPGA)
- [Wren6991/Hazard3 · ★ 1 131 · Verilog · Bêta](https://repo.masters-masters.com/repos/Wren6991/Hazard3)
- [splinedrive/kianRiscV · ★ 1 123 · Verilog · Bêta](https://repo.masters-masters.com/repos/splinedrive/kianRiscV)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.