# denandz/lpc\_sniffer\_tpm

<https://repo.masters-masters.com/repos/denandz/lpc_sniffer_tpm>

[Accueil](https://repo.masters-masters.com/) › [denandz](https://repo.masters-masters.com/owners/denandz) › [lpc\_sniffer\_tpm](https://repo.masters-masters.com/repos/denandz/lpc_sniffer_tpm)

denandz/lpc\_sniffer\_tpm, dépôt open source à 178 étoiles sur GitHub. Carte Prototype de RepoMasters. A low pin count sniffer for ICEStick - targeting TPM chips

| Champ | Valeur |
| --- | --- |
| Propriétaire | [denandz](https://repo.masters-masters.com/owners/denandz) |
| Étoiles | 178 |
| Forks | 30 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2019 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [denandz/lpc\_sniffer\_tpm](https://github.com/denandz/lpc_sniffer_tpm) |

## Fiche du dépôt

A low pin count sniffer for ICEStick - targeting TPM chips

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de denandz

- [denandz/sourcemapper · ★ 1 471 · Go · Bêta](https://repo.masters-masters.com/repos/denandz/sourcemapper)
- [denandz/KeeFarce · ★ 1 032 · C++ · Bêta](https://repo.masters-masters.com/repos/denandz/KeeFarce)
- [denandz/fuzzotron · ★ 536 · C · Alpha](https://repo.masters-masters.com/repos/denandz/fuzzotron)
- [denandz/glorp · ★ 275 · Go · Alpha](https://repo.masters-masters.com/repos/denandz/glorp)

## D’autres dépôts Verilog

- [lamda-bbo/Open3DBench · ★ 180 · Verilog · Prototype](https://repo.masters-masters.com/repos/lamda-bbo/Open3DBench)
- [nanamake/r22sdf · ★ 179 · Verilog · Prototype](https://repo.masters-masters.com/repos/nanamake/r22sdf)
- [ultraembedded/openlogicbit · ★ 178 · Verilog · Prototype](https://repo.masters-masters.com/repos/ultraembedded/openlogicbit)
- [DreamSourceLab/DSLogic-hdl · ★ 177 · Verilog · Prototype](https://repo.masters-masters.com/repos/DreamSourceLab/DSLogic-hdl)
- [mustafabbas/ECE1373\_2016\_hft\_on\_fpga · ★ 176 · Verilog · Prototype](https://repo.masters-masters.com/repos/mustafabbas/ECE1373_2016_hft_on_fpga)
- [MiSTer-devel/NeoGeo\_MiSTer · ★ 176 · Verilog · Prototype](https://repo.masters-masters.com/repos/MiSTer-devel/NeoGeo_MiSTer)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.