# drandyhaas/Haasoscope

<https://repo.masters-masters.com/repos/drandyhaas/Haasoscope>

[Accueil](https://repo.masters-masters.com/) › [drandyhaas](https://repo.masters-masters.com/owners/drandyhaas) › [Haasoscope](https://repo.masters-masters.com/repos/drandyhaas/Haasoscope)

drandyhaas/Haasoscope, dépôt open source à 165 étoiles sur GitHub. Carte Prototype de RepoMasters. Docs, design, firmware, and software for the Haasoscope

| Champ | Valeur |
| --- | --- |
| Propriétaire | [drandyhaas](https://repo.masters-masters.com/owners/drandyhaas) |
| Étoiles | 165 |
| Forks | 48 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2017 |
| Sujets | open-hardware, open-source, data-acquisition, oscilloscope, python, eagle, altera, fpga, verilog |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [drandyhaas/Haasoscope](https://github.com/drandyhaas/Haasoscope) |

## Fiche du dépôt

Docs, design, firmware, and software for the Haasoscope

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de drandyhaas

- [drandyhaas/KiCadRoutingTools · ★ 734 · Python · Bêta](https://repo.masters-masters.com/repos/drandyhaas/KiCadRoutingTools)
- [drandyhaas/HaasoscopePro · ★ 485 · FIRRTL · Alpha](https://repo.masters-masters.com/repos/drandyhaas/HaasoscopePro)

## D’autres dépôts Verilog

- [lisper/cpus-caddr · ★ 166 · Verilog · Prototype](https://repo.masters-masters.com/repos/lisper/cpus-caddr)
- [onchipuis/mriscv · ★ 166 · Verilog · Prototype](https://repo.masters-masters.com/repos/onchipuis/mriscv)
- [regymm/quasiSoC · ★ 166 · Verilog · Prototype](https://repo.masters-masters.com/repos/regymm/quasiSoC)
- [mhyousefi/MIPS-pipeline-processor · ★ 164 · Verilog · Prototype](https://repo.masters-masters.com/repos/mhyousefi/MIPS-pipeline-processor)
- [ConstStrings/GoWinSDR · ★ 164 · Verilog · Prototype](https://repo.masters-masters.com/repos/ConstStrings/GoWinSDR)
- [icebreaker-fpga/icebreaker-verilog-examples · ★ 162 · Verilog · Prototype](https://repo.masters-masters.com/repos/icebreaker-fpga/icebreaker-verilog-examples)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.