# efabless/caravel

<https://repo.masters-masters.com/repos/efabless/caravel>

[Accueil](https://repo.masters-masters.com/) › [efabless](https://repo.masters-masters.com/owners/efabless) › [caravel](https://repo.masters-masters.com/repos/efabless/caravel)

efabless/caravel, dépôt open source à 417 étoiles sur GitHub. Carte Alpha de RepoMasters. Caravel is a standard SoC template with on chip resources to control…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [efabless](https://repo.masters-masters.com/owners/efabless) |
| Étoiles | 417 |
| Forks | 112 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2021 |
| Sujets | magic, yosys, caravel, picorv32, vexriscv, openroad, openram, sky130 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [efabless/caravel](https://github.com/efabless/caravel) |

## Fiche du dépôt

Caravel is a standard SoC template with on chip resources to control and read/write operations from a user-dedicated space.

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de efabless

- [efabless/raven-picorv32 · ★ 299 · Verilog · Alpha](https://repo.masters-masters.com/repos/efabless/raven-picorv32)
- [efabless/caravel\_user\_project · ★ 244 · Verilog · Prototype](https://repo.masters-masters.com/repos/efabless/caravel_user_project)
- [efabless/caravel\_mpw-one · ★ 138 · Verilog · Prototype](https://repo.masters-masters.com/repos/efabless/caravel_mpw-one)
- [efabless/foss-asic-tools · ★ 121 · Tcl · Prototype](https://repo.masters-masters.com/repos/efabless/foss-asic-tools)

## D’autres dépôts Verilog

- [IBM/AccDNN · ★ 452 · Verilog · Alpha](https://repo.masters-masters.com/repos/IBM/AccDNN)
- [ZipCPU/sdspi · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/sdspi)
- [XUANTIE-RV/openc906 · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/XUANTIE-RV/openc906)
- [osresearch/spispy · ★ 416 · Verilog · Alpha](https://repo.masters-masters.com/repos/osresearch/spispy)
- [Nitcloud/Digital-IDE · ★ 403 · Verilog · Alpha](https://repo.masters-masters.com/repos/Nitcloud/Digital-IDE)
- [NetFPGA/netfpga · ★ 395 · Verilog · Alpha](https://repo.masters-masters.com/repos/NetFPGA/netfpga)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.