# efabless/caravel\_mpw-one

<https://repo.masters-masters.com/repos/efabless/caravel_mpw-one>

[Accueil](https://repo.masters-masters.com/) › [efabless](https://repo.masters-masters.com/owners/efabless) › [caravel\_mpw-one](https://repo.masters-masters.com/repos/efabless/caravel_mpw-one)

efabless/caravel\_mpw-one, dépôt open source à 138 étoiles sur GitHub. Carte Prototype de RepoMasters. Caravel is a standard SoC hardness with on chip…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [efabless](https://repo.masters-masters.com/owners/efabless) |
| Étoiles | 138 |
| Forks | 140 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2020 |
| Sujets | caravel, sky130, magic, picorv32, openram, openroad, yosys |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [efabless/caravel\_mpw-one](https://github.com/efabless/caravel_mpw-one) |

## Fiche du dépôt

Caravel is a standard SoC hardness with on chip resources to control and read/write operations from a user-dedicated space.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de efabless

- [efabless/caravel · ★ 419 · Verilog · Alpha](https://repo.masters-masters.com/repos/efabless/caravel)
- [efabless/raven-picorv32 · ★ 299 · Verilog · Alpha](https://repo.masters-masters.com/repos/efabless/raven-picorv32)
- [efabless/caravel\_user\_project · ★ 244 · Verilog · Prototype](https://repo.masters-masters.com/repos/efabless/caravel_user_project)
- [efabless/foss-asic-tools · ★ 121 · Tcl · Prototype](https://repo.masters-masters.com/repos/efabless/foss-asic-tools)

## D’autres dépôts Verilog

- [russdill/bch\_verilog · ★ 139 · Verilog · Prototype](https://repo.masters-masters.com/repos/russdill/bch_verilog)
- [AngeloJacobo/RISC-V · ★ 139 · Verilog · Prototype](https://repo.masters-masters.com/repos/AngeloJacobo/RISC-V)
- [open-fpga/core-template · ★ 139 · Verilog · Prototype](https://repo.masters-masters.com/repos/open-fpga/core-template)
- [NXP/i3c-slave-design · ★ 137 · Verilog · Prototype](https://repo.masters-masters.com/repos/NXP/i3c-slave-design)
- [mczerski/SD-card-controller · ★ 136 · Verilog · Prototype](https://repo.masters-masters.com/repos/mczerski/SD-card-controller)
- [rj45/rj32 · ★ 136 · Verilog · Prototype](https://repo.masters-masters.com/repos/rj45/rj32)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.