# efabless/caravel\_user\_project

<https://repo.masters-masters.com/repos/efabless/caravel_user_project>

[Accueil](https://repo.masters-masters.com/) › [efabless](https://repo.masters-masters.com/owners/efabless) › [caravel\_user\_project](https://repo.masters-masters.com/repos/efabless/caravel_user_project)

efabless/caravel\_user\_project, dépôt open source à 244 étoiles sur GitHub. Carte Prototype de RepoMasters. https://caravel-user-project.readthedocs.io

| Champ | Valeur |
| --- | --- |
| Propriétaire | [efabless](https://repo.masters-masters.com/owners/efabless) |
| Étoiles | 244 |
| Forks | 372 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2021 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [efabless/caravel\_user\_project](https://github.com/efabless/caravel_user_project) |

## Fiche du dépôt

https://caravel-user-project.readthedocs.io

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de efabless

- [efabless/caravel · ★ 417 · Verilog · Alpha](https://repo.masters-masters.com/repos/efabless/caravel)
- [efabless/raven-picorv32 · ★ 299 · Verilog · Alpha](https://repo.masters-masters.com/repos/efabless/raven-picorv32)
- [efabless/caravel\_mpw-one · ★ 138 · Verilog · Prototype](https://repo.masters-masters.com/repos/efabless/caravel_mpw-one)
- [efabless/foss-asic-tools · ★ 121 · Tcl · Prototype](https://repo.masters-masters.com/repos/efabless/foss-asic-tools)

## D’autres dépôts Verilog

- [AniketBadhan/Convolutional-Neural-Network · ★ 249 · Verilog · Prototype](https://repo.masters-masters.com/repos/AniketBadhan/Convolutional-Neural-Network)
- [GuoningHuang/FPGA-CNN-accelerator-based-on-systolic-array · ★ 248 · Verilog · Prototype](https://repo.masters-masters.com/repos/GuoningHuang/FPGA-CNN-accelerator-based-on-systolic-array)
- [avakar/usbcorev · ★ 244 · Verilog · Prototype](https://repo.masters-masters.com/repos/avakar/usbcorev)
- [hkust-zhiyao/RTLLM · ★ 243 · Verilog · Prototype](https://repo.masters-masters.com/repos/hkust-zhiyao/RTLLM)
- [soDLA-publishment/soDLA · ★ 241 · Verilog · Prototype](https://repo.masters-masters.com/repos/soDLA-publishment/soDLA)
- [ChFrenkel/ODIN · ★ 241 · Verilog · Prototype](https://repo.masters-masters.com/repos/ChFrenkel/ODIN)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.