# eliaskousk/parallella-riscv

<https://repo.masters-masters.com/repos/eliaskousk/parallella-riscv>

[Accueil](https://repo.masters-masters.com/) › [eliaskousk](https://repo.masters-masters.com/owners/eliaskousk) › [parallella-riscv](https://repo.masters-masters.com/repos/eliaskousk/parallella-riscv)

eliaskousk/parallella-riscv, dépôt open source à 109 étoiles sur GitHub. Carte Prototype de RepoMasters. RISC-V Rocket Core on Parallella & ZedBoard Zynq FPGA…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [eliaskousk](https://repo.masters-masters.com/owners/eliaskousk) |
| Étoiles | 109 |
| Forks | 29 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2016 |
| Sujets | parallella, risc-v, rocket-chip, zynq, linux-kernel, zedboard, gsoc, gsoc-2016, rocket-core, petalinux |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [eliaskousk/parallella-riscv](https://github.com/eliaskousk/parallella-riscv) |

## Fiche du dépôt

RISC-V Rocket Core on Parallella & ZedBoard Zynq FPGA Boards

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts SystemVerilog

- [trivialmips/TrivialMIPS · ★ 110 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/trivialmips/TrivialMIPS)
- [mmxsrup/axi4-interface · ★ 109 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/mmxsrup/axi4-interface)
- [Weiyet/MakerCode\_RTLChallenge · ★ 109 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/Weiyet/MakerCode_RTLChallenge)
- [spcl/pspin · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/spcl/pspin)
- [WangXuan95/UH-JLS · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/UH-JLS)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.