# enjoy-digital/daisho

<https://repo.masters-masters.com/repos/enjoy-digital/daisho>

[Accueil](https://repo.masters-masters.com/) › [enjoy-digital](https://repo.masters-masters.com/owners/enjoy-digital) › [daisho](https://repo.masters-masters.com/repos/enjoy-digital/daisho)

enjoy-digital/daisho, dépôt open source à 112 étoiles sur GitHub. Carte Prototype de RepoMasters. Test of the USB3 IP Core from Daisho on a Xilinx device

| Champ | Valeur |
| --- | --- |
| Propriétaire | [enjoy-digital](https://repo.masters-masters.com/owners/enjoy-digital) |
| Étoiles | 112 |
| Forks | 32 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2017 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [enjoy-digital/daisho](https://github.com/enjoy-digital/daisho) |

## Fiche du dépôt

Test of the USB3 IP Core from Daisho on a Xilinx device

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de enjoy-digital

- [enjoy-digital/litex · ★ 4 187 · Python · RC](https://repo.masters-masters.com/repos/enjoy-digital/litex)
- [enjoy-digital/litepcie · ★ 741 · Python · Bêta](https://repo.masters-masters.com/repos/enjoy-digital/litepcie)
- [enjoy-digital/litedram · ★ 569 · Python · Alpha](https://repo.masters-masters.com/repos/enjoy-digital/litedram)
- [enjoy-digital/liteeth · ★ 310 · Python · Alpha](https://repo.masters-masters.com/repos/enjoy-digital/liteeth)
- [enjoy-digital/usb3\_pipe · ★ 275 · Python · Alpha](https://repo.masters-masters.com/repos/enjoy-digital/usb3_pipe)
- [enjoy-digital/litex\_m2sdr · ★ 229 · C · Prototype](https://repo.masters-masters.com/repos/enjoy-digital/litex_m2sdr)

## D’autres dépôts Verilog

- [ispras/hdl-benchmarks · ★ 113 · Verilog · Prototype](https://repo.masters-masters.com/repos/ispras/hdl-benchmarks)
- [lucysrausch/colorlight-led-cube · ★ 113 · Verilog · Prototype](https://repo.masters-masters.com/repos/lucysrausch/colorlight-led-cube)
- [RISC-KC/basic\_rv32s · ★ 112 · Verilog · Prototype](https://repo.masters-masters.com/repos/RISC-KC/basic_rv32s)
- [myriadrf/LimeSDR-USB\_GW · ★ 111 · Verilog · Prototype](https://repo.masters-masters.com/repos/myriadrf/LimeSDR-USB_GW)
- [JulianKemmerer/PipelineC-Graphics · ★ 110 · Verilog · Prototype](https://repo.masters-masters.com/repos/JulianKemmerer/PipelineC-Graphics)
- [dawsonjon/FPGA-TX · ★ 109 · Verilog · Prototype](https://repo.masters-masters.com/repos/dawsonjon/FPGA-TX)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.