# erihsu/INT\_FP\_MAC

<https://repo.masters-masters.com/repos/erihsu/INT_FP_MAC>

[Accueil](https://repo.masters-masters.com/) › [erihsu](https://repo.masters-masters.com/owners/erihsu) › [INT\_FP\_MAC](https://repo.masters-masters.com/repos/erihsu/INT_FP_MAC)

erihsu/INT\_FP\_MAC, dépôt open source à 125 étoiles sur GitHub. Carte Prototype de RepoMasters. INT8 & FP16 multiplier accumulator (MAC) design with UVM…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [erihsu](https://repo.masters-masters.com/owners/erihsu) |
| Étoiles | 125 |
| Forks | 19 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2020 |
| Sujets | verilog, uvm, accumulator, systemverilog |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [erihsu/INT\_FP\_MAC](https://github.com/erihsu/INT_FP_MAC) |

## Fiche du dépôt

INT8 & FP16 multiplier accumulator (MAC) design with UVM verification completed.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [openrisc/orpsoc-cores · ★ 125 · Verilog · Prototype](https://repo.masters-masters.com/repos/openrisc/orpsoc-cores)
- [Lichee-Pi/Tang\_FPGA\_Examples · ★ 125 · Verilog · Prototype](https://repo.masters-masters.com/repos/Lichee-Pi/Tang_FPGA_Examples)
- [lac-dcc/chimera · ★ 125 · Verilog · Prototype](https://repo.masters-masters.com/repos/lac-dcc/chimera)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.