# fpgasystems/Coyote

<https://repo.masters-masters.com/repos/fpgasystems/Coyote>

[Accueil](https://repo.masters-masters.com/) › [fpgasystems](https://repo.masters-masters.com/owners/fpgasystems) › [Coyote](https://repo.masters-masters.com/repos/fpgasystems/Coyote)

fpgasystems/Coyote, dépôt open source à 469 étoiles sur GitHub. Carte Alpha de RepoMasters. Framework providing operating system abstractions and a range of…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [fpgasystems](https://repo.masters-masters.com/owners/fpgasystems) |
| Étoiles | 469 |
| Forks | 136 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | MIT |
| Création | 2020 |
| Sujets | fpga, rdma, tcp, virtualization, gpu, networking, hardware-acceleration |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [fpgasystems/Coyote](https://github.com/fpgasystems/Coyote) |

## Fiche du dépôt

Framework providing operating system abstractions and a range of shared networking and memory services for common modern heterogeneous platforms.

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de fpgasystems

- [fpgasystems/fpga-network-stack · ★ 977 · C++ · Bêta](https://repo.masters-masters.com/repos/fpgasystems/fpga-network-stack)
- [fpgasystems/spooNN · ★ 292 · Jupyter Notebook · Alpha](https://repo.masters-masters.com/repos/fpgasystems/spooNN)
- [fpgasystems/Vitis\_with\_100Gbps\_TCP-IP · ★ 243 · C++ · Prototype](https://repo.masters-masters.com/repos/fpgasystems/Vitis_with_100Gbps_TCP-IP)

## D’autres dépôts SystemVerilog

- [baochip/baochip-1x · ★ 485 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/baochip/baochip-1x)
- [taichi-ishitani/tvip-axi · ★ 483 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/taichi-ishitani/tvip-axi)
- [VerificationExcellence/SystemVerilogReference · ★ 473 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/VerificationExcellence/SystemVerilogReference)
- [RoaLogic/RV12 · ★ 454 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/RoaLogic/RV12)
- [WangXuan95/USTC-RVSoC · ★ 442 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/USTC-RVSoC)
- [raulbehl/100DaysOfRTL · ★ 428 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/raulbehl/100DaysOfRTL)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.