# furrtek/SiliconRE

<https://repo.masters-masters.com/repos/furrtek/SiliconRE>

[Accueil](https://repo.masters-masters.com/) › [furrtek](https://repo.masters-masters.com/owners/furrtek) › [SiliconRE](https://repo.masters-masters.com/repos/furrtek/SiliconRE)

furrtek/SiliconRE, dépôt open source à 231 étoiles sur GitHub. Carte Prototype de RepoMasters. Traces, schematics, and general infos about custom chips…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [furrtek](https://repo.masters-masters.com/owners/furrtek) |
| Étoiles | 231 |
| Forks | 17 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-2.0 |
| Création | 2019 |
| Sujets | taito, reverse-engineering, silicon, asic, chip, arcade, decap, verilog, hdl, cpld |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [furrtek/SiliconRE](https://github.com/furrtek/SiliconRE) |

## Fiche du dépôt

Traces, schematics, and general infos about custom chips reverse-engineered from silicon

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de furrtek

- [furrtek/PrecIR · ★ 462 · C · Alpha](https://repo.masters-masters.com/repos/furrtek/PrecIR)
- [furrtek/DMG-CPU-Inside · ★ 331 · Alpha](https://repo.masters-masters.com/repos/furrtek/DMG-CPU-Inside)
- [furrtek/GB303 · ★ 141 · Assembly · Prototype](https://repo.masters-masters.com/repos/furrtek/GB303)

## D’autres dépôts Verilog

- [nandland/spi-slave · ★ 234 · Verilog · Prototype](https://repo.masters-masters.com/repos/nandland/spi-slave)
- [nonarkitten/amiga\_replacement\_project · ★ 234 · Verilog · Prototype](https://repo.masters-masters.com/repos/nonarkitten/amiga_replacement_project)
- [gsmecher/minimax · ★ 231 · Verilog · Prototype](https://repo.masters-masters.com/repos/gsmecher/minimax)
- [cameronshinn/tiny-tpu · ★ 230 · Verilog · Prototype](https://repo.masters-masters.com/repos/cameronshinn/tiny-tpu)
- [Practical-UVM-Step-By-Step/Practical-UVM-Step-By-Step · ★ 229 · Verilog · Prototype](https://repo.masters-masters.com/repos/Practical-UVM-Step-By-Step/Practical-UVM-Step-By-Step)
- [WangXuan95/FPGA-DDR-SDRAM · ★ 224 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-DDR-SDRAM)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.