# gundy/tiny-synth

<https://repo.masters-masters.com/repos/gundy/tiny-synth>

[Accueil](https://repo.masters-masters.com/) › [gundy](https://repo.masters-masters.com/owners/gundy) › [tiny-synth](https://repo.masters-masters.com/repos/gundy/tiny-synth)

gundy/tiny-synth, dépôt open source à 105 étoiles sur GitHub. Carte Prototype de RepoMasters. Verilog code for a simple synth module; developed on TinyFPGA BX

| Champ | Valeur |
| --- | --- |
| Propriétaire | [gundy](https://repo.masters-masters.com/owners/gundy) |
| Étoiles | 105 |
| Forks | 9 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2018 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [gundy/tiny-synth](https://github.com/gundy/tiny-synth) |

## Fiche du dépôt

Verilog code for a simple synth module; developed on TinyFPGA BX

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts SystemVerilog

- [WangXuan95/UH-JLS · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/UH-JLS)
- [chili-chips-ba/openCologne · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openCologne)
- [seabeam/yuu\_ahb · ★ 106 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/seabeam/yuu_ahb)
- [OPAE/intel-fpga-bbb · ★ 104 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/OPAE/intel-fpga-bbb)
- [YosysHQ/nerv · ★ 103 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/YosysHQ/nerv)
- [pulp-platform/tech\_cells\_generic · ★ 102 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/pulp-platform/tech_cells_generic)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.