# hamsternz/Rudi-RV32I

<https://repo.masters-masters.com/repos/hamsternz/Rudi-RV32I>

[Accueil](https://repo.masters-masters.com/) › [hamsternz](https://repo.masters-masters.com/owners/hamsternz) › [Rudi-RV32I](https://repo.masters-masters.com/repos/hamsternz/Rudi-RV32I)

hamsternz/Rudi-RV32I, dépôt open source à 128 étoiles sur GitHub. Carte Prototype de RepoMasters. A rudimental RISCV CPU supporting RV32I instructions, in VHDL

| Champ | Valeur |
| --- | --- |
| Propriétaire | [hamsternz](https://repo.masters-masters.com/owners/hamsternz) |
| Étoiles | 128 |
| Forks | 17 |
| Langage | [VHDL](https://repo.masters-masters.com/languages/vhdl) |
| Licence | MIT |
| Création | 2020 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [hamsternz/Rudi-RV32I](https://github.com/hamsternz/Rudi-RV32I) |

## Fiche du dépôt

A rudimental RISCV CPU supporting RV32I instructions, in VHDL

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de hamsternz

- [hamsternz/FPGA\_Webserver · ★ 796 · VHDL · Bêta](https://repo.masters-masters.com/repos/hamsternz/FPGA_Webserver)
- [hamsternz/FPGA\_DisplayPort · ★ 316 · VHDL · Alpha](https://repo.masters-masters.com/repos/hamsternz/FPGA_DisplayPort)
- [hamsternz/IntroToSpartanFPGABook · ★ 278 · Shell · Alpha](https://repo.masters-masters.com/repos/hamsternz/IntroToSpartanFPGABook)
- [hamsternz/DisplayPort\_Verilog · ★ 276 · Verilog · Alpha](https://repo.masters-masters.com/repos/hamsternz/DisplayPort_Verilog)
- [hamsternz/Artix-7-HDMI-processing · ★ 213 · VHDL · Prototype](https://repo.masters-masters.com/repos/hamsternz/Artix-7-HDMI-processing)
- [hamsternz/Full\_Stack\_GPS\_Receiver · ★ 168 · C · Prototype](https://repo.masters-masters.com/repos/hamsternz/Full_Stack_GPS_Receiver)

## D’autres dépôts VHDL

- [zxdos/zxuno · ★ 130 · VHDL · Prototype](https://repo.masters-masters.com/repos/zxdos/zxuno)
- [MJoergen/nexys4ddr · ★ 130 · VHDL · Prototype](https://repo.masters-masters.com/repos/MJoergen/nexys4ddr)
- [dawsonjon/FPGA-radio · ★ 128 · VHDL · Prototype](https://repo.masters-masters.com/repos/dawsonjon/FPGA-radio)
- [agural/FPGA-Oscilloscope · ★ 127 · VHDL · Prototype](https://repo.masters-masters.com/repos/agural/FPGA-Oscilloscope)
- [drxzcl/neppielight · ★ 127 · VHDL · Prototype](https://repo.masters-masters.com/repos/drxzcl/neppielight)
- [nullobject/sdram-fpga · ★ 127 · VHDL · Prototype](https://repo.masters-masters.com/repos/nullobject/sdram-fpga)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.