# hdl-util/hdmi

<https://repo.masters-masters.com/repos/hdl-util/hdmi>

[Accueil](https://repo.masters-masters.com/) › [hdl-util](https://repo.masters-masters.com/owners/hdl-util) › [hdmi](https://repo.masters-masters.com/repos/hdl-util/hdmi)

hdl-util/hdmi, dépôt open source à 1 310 étoiles sur GitHub. Carte Bêta de RepoMasters. Send video/audio over HDMI on an FPGA Langage : SystemVerilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [hdl-util](https://repo.masters-masters.com/owners/hdl-util) |
| Étoiles | 1 310 |
| Forks | 149 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2019 |
| Sujets | hdmi, fpga, dvi, audio, video, systemverilog, hdlmake, quartus, altera, xilinx |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [hdl-util/hdmi](https://github.com/hdl-util/hdmi) |

## Fiche du dépôt

Send video/audio over HDMI on an FPGA

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## D’autres dépôts SystemVerilog

- [itsfrank/MinecraftHDL · ★ 1 596 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/itsfrank/MinecraftHDL)
- [hughperkins/VeriGPU · ★ 1 405 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/hughperkins/VeriGPU)
- [openhwfoundation/cv32e40p · ★ 1 319 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40p)
- [rsd-devel/rsd · ★ 1 214 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/rsd-devel/rsd)
- [syntacore/scr1 · ★ 1 013 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/syntacore/scr1)
- [fpganinja/taxi · ★ 1 002 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/fpganinja/taxi)

---
Données : GitHub · Illustration : image publique du projet, pixelisée par RepoMasters.