# hrvach/fpg1

<https://repo.masters-masters.com/repos/hrvach/fpg1>

[Accueil](https://repo.masters-masters.com/) › [hrvach](https://repo.masters-masters.com/owners/hrvach) › [fpg1](https://repo.masters-masters.com/repos/hrvach/fpg1)

hrvach/fpg1, dépôt open source à 195 étoiles sur GitHub. Carte Prototype de RepoMasters. FPGA implementation of DEC PDP-1 computer (1959) in Verilog, with…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [hrvach](https://repo.masters-masters.com/owners/hrvach) |
| Étoiles | 195 |
| Forks | 18 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2018 |
| Sujets | verilog, fpga, retrocomputing, pdp-1, emulator, mister, misterfpga |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [hrvach/fpg1](https://github.com/hrvach/fpg1) |

## Fiche du dépôt

FPGA implementation of DEC PDP-1 computer (1959) in Verilog, with CRT, Teletype and Console.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de hrvach

- [hrvach/deskhop · ★ 7 948 · C · Stable](https://repo.masters-masters.com/repos/hrvach/deskhop)
- [hrvach/espple · ★ 220 · C · Prototype](https://repo.masters-masters.com/repos/hrvach/espple)
- [hrvach/uplatnica · ★ 113 · Python · Prototype](https://repo.masters-masters.com/repos/hrvach/uplatnica)

## D’autres dépôts Verilog

- [ben-marshall/uart · ★ 198 · Verilog · Prototype](https://repo.masters-masters.com/repos/ben-marshall/uart)
- [thedatabusdotio/fpga-ml-accelerator · ★ 198 · Verilog · Prototype](https://repo.masters-masters.com/repos/thedatabusdotio/fpga-ml-accelerator)
- [rejunity/tiny-asic-1\_58bit-matrix-mul · ★ 197 · Verilog · Prototype](https://repo.masters-masters.com/repos/rejunity/tiny-asic-1_58bit-matrix-mul)
- [ulixxe/usb\_cdc · ★ 194 · Verilog · Prototype](https://repo.masters-masters.com/repos/ulixxe/usb_cdc)
- [muditbhargava66/High-Frequency-Trading-FPGA-System · ★ 194 · Verilog · Prototype](https://repo.masters-masters.com/repos/muditbhargava66/High-Frequency-Trading-FPGA-System)
- [FPGADude/Digital-Design · ★ 193 · Verilog · Prototype](https://repo.masters-masters.com/repos/FPGADude/Digital-Design)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.