# hughperkins/VeriGPU

<https://repo.masters-masters.com/repos/hughperkins/VeriGPU>

[Accueil](https://repo.masters-masters.com/) › [hughperkins](https://repo.masters-masters.com/owners/hughperkins) › [VeriGPU](https://repo.masters-masters.com/repos/hughperkins/VeriGPU)

hughperkins/VeriGPU, dépôt open source à 1 402 étoiles sur GitHub. Carte Bêta de RepoMasters. OpenSource GPU, in Verilog, loosely based on RISC-V ISA

| Champ | Valeur |
| --- | --- |
| Propriétaire | [hughperkins](https://repo.masters-masters.com/owners/hughperkins) |
| Étoiles | 1 402 |
| Forks | 147 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | MIT |
| Création | 2022 |
| Sujets | verilog, risc-v, risc-v-assembly, hardware-designs, asic-design, gpu, gpu-acceleration, machine-learning, verification |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [hughperkins/VeriGPU](https://github.com/hughperkins/VeriGPU) |

## Fiche du dépôt

OpenSource GPU, in Verilog, loosely based on RISC-V ISA

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## Autres dépôts de hughperkins

- [hughperkins/DeepCL · ★ 883 · C++ · Bêta](https://repo.masters-masters.com/repos/hughperkins/DeepCL)
- [hughperkins/coriander · ★ 880 · LLVM · Bêta](https://repo.masters-masters.com/repos/hughperkins/coriander)
- [hughperkins/tf-coriander · ★ 793 · C++ · Bêta](https://repo.masters-masters.com/repos/hughperkins/tf-coriander)
- [hughperkins/pytorch · ★ 458 · Python · Alpha](https://repo.masters-masters.com/repos/hughperkins/pytorch)
- [hughperkins/cltorch · ★ 303 · C++ · Alpha](https://repo.masters-masters.com/repos/hughperkins/cltorch)
- [hughperkins/EasyCL · ★ 188 · C++ · Prototype](https://repo.masters-masters.com/repos/hughperkins/EasyCL)

## D’autres dépôts SystemVerilog

- [pulp-platform/axi · ★ 1 745 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/pulp-platform/axi)
- [aws/aws-fpga · ★ 1 691 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/aws/aws-fpga)
- [itsfrank/MinecraftHDL · ★ 1 596 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/itsfrank/MinecraftHDL)
- [openhwfoundation/cv32e40p · ★ 1 317 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40p)
- [hdl-util/hdmi · ★ 1 308 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/hdl-util/hdmi)
- [rsd-devel/rsd · ★ 1 214 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/rsd-devel/rsd)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.