# jamieiles/oldland-cpu

<https://repo.masters-masters.com/repos/jamieiles/oldland-cpu>

[Accueil](https://repo.masters-masters.com/) › [jamieiles](https://repo.masters-masters.com/owners/jamieiles) › [oldland-cpu](https://repo.masters-masters.com/repos/jamieiles/oldland-cpu)

jamieiles/oldland-cpu, dépôt open source à 128 étoiles sur GitHub. Carte Prototype de RepoMasters. Oldland CPU - a 32-bit RISC FPGA CPU including RTL + tools

| Champ | Valeur |
| --- | --- |
| Propriétaire | [jamieiles](https://repo.masters-masters.com/owners/jamieiles) |
| Étoiles | 128 |
| Forks | 20 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2013 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [jamieiles/oldland-cpu](https://github.com/jamieiles/oldland-cpu) |

## Fiche du dépôt

Oldland CPU - a 32-bit RISC FPGA CPU including RTL + tools

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de jamieiles

- [jamieiles/80x86 · ★ 422 · C++ · Alpha](https://repo.masters-masters.com/repos/jamieiles/80x86)
- [jamieiles/uart · ★ 203 · Verilog · Prototype](https://repo.masters-masters.com/repos/jamieiles/uart)

## D’autres dépôts Verilog

- [BerkeleyLab/Bedrock · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/BerkeleyLab/Bedrock)
- [jjejdhhd/License-Plate-Recognition-FPGA · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/jjejdhhd/License-Plate-Recognition-FPGA)
- [nand2mario/486tang · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/nand2mario/486tang)
- [cliffordwolf/PonyLink · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/cliffordwolf/PonyLink)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.