# janestreet/asic-puzzle-2026

<https://repo.masters-masters.com/repos/janestreet/asic-puzzle-2026>

[Accueil](https://repo.masters-masters.com/) › [janestreet](https://repo.masters-masters.com/owners/janestreet) › [asic-puzzle-2026](https://repo.masters-masters.com/repos/janestreet/asic-puzzle-2026)

janestreet/asic-puzzle-2026, dépôt open source à 338 étoiles sur GitHub. Carte Alpha de RepoMasters. Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [janestreet](https://repo.masters-masters.com/owners/janestreet) |
| Étoiles | 338 |
| Forks | 114 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2026 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [janestreet/asic-puzzle-2026](https://github.com/janestreet/asic-puzzle-2026) |

## Fiche du dépôt

Pas de description.

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de janestreet

- [janestreet/magic-trace · ★ 6 345 · OCaml · Stable](https://repo.masters-masters.com/repos/janestreet/magic-trace)
- [janestreet/incremental · ★ 1 530 · OCaml · Bêta](https://repo.masters-masters.com/repos/janestreet/incremental)
- [janestreet/bonsai · ★ 1 425 · OCaml · Bêta](https://repo.masters-masters.com/repos/janestreet/bonsai)
- [janestreet/core · ★ 1 340 · OCaml · Bêta](https://repo.masters-masters.com/repos/janestreet/core)
- [janestreet/hardcaml · ★ 1 166 · OCaml · Bêta](https://repo.masters-masters.com/repos/janestreet/hardcaml)
- [janestreet/base · ★ 1 095 · OCaml · Bêta](https://repo.masters-masters.com/repos/janestreet/base)

## D’autres dépôts Verilog

- [bluespec/Piccolo · ★ 343 · Verilog · Alpha](https://repo.masters-masters.com/repos/bluespec/Piccolo)
- [chipsalliance/VeeRwolf · ★ 343 · Verilog · Alpha](https://repo.masters-masters.com/repos/chipsalliance/VeeRwolf)
- [cxdzyq1110/NPU\_on\_FPGA · ★ 338 · Verilog · Alpha](https://repo.masters-masters.com/repos/cxdzyq1110/NPU_on_FPGA)
- [samitbasu/rhdl · ★ 330 · Verilog · Alpha](https://repo.masters-masters.com/repos/samitbasu/rhdl)
- [openecos-projects/icsprout55-pdk · ★ 329 · Verilog · Alpha](https://repo.masters-masters.com/repos/openecos-projects/icsprout55-pdk)
- [openasic-org/xkISP · ★ 325 · Verilog · Alpha](https://repo.masters-masters.com/repos/openasic-org/xkISP)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.