# jhshi/openofdm

<https://repo.masters-masters.com/repos/jhshi/openofdm>

[Accueil](https://repo.masters-masters.com/) › [jhshi](https://repo.masters-masters.com/owners/jhshi) › [openofdm](https://repo.masters-masters.com/repos/jhshi/openofdm)

jhshi/openofdm, dépôt open source à 484 étoiles sur GitHub. Carte Alpha de RepoMasters. Sythesizable, modular Verilog implementation of 802.11 OFDM decoder.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [jhshi](https://repo.masters-masters.com/owners/jhshi) |
| Étoiles | 484 |
| Forks | 221 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2017 |
| Sujets | verilog, 802-11, ofdm |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [jhshi/openofdm](https://github.com/jhshi/openofdm) |

## Fiche du dépôt

Sythesizable, modular Verilog implementation of 802.11 OFDM decoder.

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## D’autres dépôts Verilog

- [MoonbaseOtago/vroom · ★ 523 · Verilog · Alpha](https://repo.masters-masters.com/repos/MoonbaseOtago/vroom)
- [AngeloJacobo/UberDDR3 · ★ 498 · Verilog · Alpha](https://repo.masters-masters.com/repos/AngeloJacobo/UberDDR3)
- [hunterlew/convolution\_network\_on\_FPGA · ★ 488 · Verilog · Alpha](https://repo.masters-masters.com/repos/hunterlew/convolution_network_on_FPGA)
- [secworks/aes · ★ 471 · Verilog · Alpha](https://repo.masters-masters.com/repos/secworks/aes)
- [T-K-233/RISC-V-Single-Cycle-CPU · ★ 466 · Verilog · Alpha](https://repo.masters-masters.com/repos/T-K-233/RISC-V-Single-Cycle-CPU)
- [wuxx/icesugar · ★ 463 · Verilog · Alpha](https://repo.masters-masters.com/repos/wuxx/icesugar)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.