# lakshmi-sathi/avsdpll\_1v8

<https://repo.masters-masters.com/repos/lakshmi-sathi/avsdpll_1v8>

[Accueil](https://repo.masters-masters.com/) › [lakshmi-sathi](https://repo.masters-masters.com/owners/lakshmi-sathi) › [avsdpll\_1v8](https://repo.masters-masters.com/repos/lakshmi-sathi/avsdpll_1v8)

lakshmi-sathi/avsdpll\_1v8, dépôt open source à 126 étoiles sur GitHub. Carte Prototype de RepoMasters. 8x PLL Clock Multiplier IP with an input frequency…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [lakshmi-sathi](https://repo.masters-masters.com/owners/lakshmi-sathi) |
| Étoiles | 126 |
| Forks | 40 |
| Langage | Sans langage |
| Licence | GPL-2.0 |
| Création | 2020 |
| Sujets | pll, clock-multiplier, intellectual-property, analog-circuit, phase-detector, charge-pump, rtl2gds, manufacturable, ic, asic |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [lakshmi-sathi/avsdpll\_1v8](https://github.com/lakshmi-sathi/avsdpll_1v8) |

## Fiche du dépôt

8x PLL Clock Multiplier IP with an input frequency range of 5Mhz to 12.5Mhz and output frequency range of 40Mhz to 100Mhz, giving a 8x multiplied clock at ~50% duty cycle on tt corner at room temperature.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.