# lekgolo167/enxor-logic-analyzer

<https://repo.masters-masters.com/repos/lekgolo167/enxor-logic-analyzer>

[Accueil](https://repo.masters-masters.com/) › [lekgolo167](https://repo.masters-masters.com/owners/lekgolo167) › [enxor-logic-analyzer](https://repo.masters-masters.com/repos/lekgolo167/enxor-logic-analyzer)

lekgolo167/enxor-logic-analyzer, dépôt open source à 157 étoiles sur GitHub. Carte Prototype de RepoMasters. FPGA Logic Analyzer and GUI Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [lekgolo167](https://repo.masters-masters.com/owners/lekgolo167) |
| Étoiles | 157 |
| Forks | 26 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2020 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [lekgolo167/enxor-logic-analyzer](https://github.com/lekgolo167/enxor-logic-analyzer) |

## Fiche du dépôt

FPGA Logic Analyzer and GUI

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [dom0ng/pcileech-wifi-v2 · ★ 158 · Verilog · Prototype](https://repo.masters-masters.com/repos/dom0ng/pcileech-wifi-v2)
- [kevin861222/NYCU-ICLAB-2024-Spring · ★ 158 · Verilog · Prototype](https://repo.masters-masters.com/repos/kevin861222/NYCU-ICLAB-2024-Spring)
- [BoooC/CNN-Accelerator-Based-on-Eyeriss-v2 · ★ 157 · Verilog · Prototype](https://repo.masters-masters.com/repos/BoooC/CNN-Accelerator-Based-on-Eyeriss-v2)
- [m-labs/milkymist · ★ 155 · Verilog · Prototype](https://repo.masters-masters.com/repos/m-labs/milkymist)
- [ejrh/cpu · ★ 155 · Verilog · Prototype](https://repo.masters-masters.com/repos/ejrh/cpu)
- [ataradov/riscv · ★ 155 · Verilog · Prototype](https://repo.masters-masters.com/repos/ataradov/riscv)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.