# leo47007/TPU-Tensor-Processing-Unit

<https://repo.masters-masters.com/repos/leo47007/TPU-Tensor-Processing-Unit>

[Accueil](https://repo.masters-masters.com/) › [leo47007](https://repo.masters-masters.com/owners/leo47007) › [TPU-Tensor-Processing-Unit](https://repo.masters-masters.com/repos/leo47007/TPU-Tensor-Processing-Unit)

leo47007/TPU-Tensor-Processing-Unit, dépôt open source à 162 étoiles sur GitHub. Carte Prototype de RepoMasters. IC implementation of TPU Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [leo47007](https://repo.masters-masters.com/owners/leo47007) |
| Étoiles | 162 |
| Forks | 30 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2018 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [leo47007/TPU-Tensor-Processing-Unit](https://github.com/leo47007/TPU-Tensor-Processing-Unit) |

## Fiche du dépôt

IC implementation of TPU

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [ConstStrings/GoWinSDR · ★ 163 · Verilog · Prototype](https://repo.masters-masters.com/repos/ConstStrings/GoWinSDR)
- [icebreaker-fpga/icebreaker-verilog-examples · ★ 162 · Verilog · Prototype](https://repo.masters-masters.com/repos/icebreaker-fpga/icebreaker-verilog-examples)
- [WangXuan95/FPGA-Gzip-compressor · ★ 162 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-Gzip-compressor)
- [TimRudy/ice-chips-verilog · ★ 160 · Verilog · Prototype](https://repo.masters-masters.com/repos/TimRudy/ice-chips-verilog)
- [zslwyuan/Basic-SIMD-Processor-Verilog-Tutorial · ★ 160 · Verilog · Prototype](https://repo.masters-masters.com/repos/zslwyuan/Basic-SIMD-Processor-Verilog-Tutorial)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.