# ljgibbslf/SM3\_core

<https://repo.masters-masters.com/repos/ljgibbslf/SM3_core>

[Accueil](https://repo.masters-masters.com/) › [ljgibbslf](https://repo.masters-masters.com/owners/ljgibbslf) › [SM3\_core](https://repo.masters-masters.com/repos/ljgibbslf/SM3_core)

ljgibbslf/SM3\_core, dépôt open source à 146 étoiles sur GitHub. Carte Prototype de RepoMasters. Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [ljgibbslf](https://repo.masters-masters.com/owners/ljgibbslf) |
| Étoiles | 146 |
| Forks | 47 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2020 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [ljgibbslf/SM3\_core](https://github.com/ljgibbslf/SM3_core) |

## Fiche du dépôt

Pas de description.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de ljgibbslf

- [ljgibbslf/Chinese-Translation-of-PCI-Express-Technology- · ★ 395 · Alpha](https://repo.masters-masters.com/repos/ljgibbslf/Chinese-Translation-of-PCI-Express-Technology-)

## D’autres dépôts Verilog

- [openpower-cores/a2o · ★ 147 · Verilog · Prototype](https://repo.masters-masters.com/repos/openpower-cores/a2o)
- [neelkshah/MIPS-Processor · ★ 146 · Verilog · Prototype](https://repo.masters-masters.com/repos/neelkshah/MIPS-Processor)
- [davidthings/tinyfpga\_bx\_usbserial · ★ 146 · Verilog · Prototype](https://repo.masters-masters.com/repos/davidthings/tinyfpga_bx_usbserial)
- [diaoenmao/FPGA-CNN · ★ 145 · Verilog · Prototype](https://repo.masters-masters.com/repos/diaoenmao/FPGA-CNN)
- [icebreaker-fpga/icebreaker-workshop · ★ 145 · Verilog · Prototype](https://repo.masters-masters.com/repos/icebreaker-fpga/icebreaker-workshop)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.