# lmesserStep/LibreSDRB210

<https://repo.masters-masters.com/repos/lmesserStep/LibreSDRB210>

[Accueil](https://repo.masters-masters.com/) › [lmesserStep](https://repo.masters-masters.com/owners/lmesserStep) › [LibreSDRB210](https://repo.masters-masters.com/repos/lmesserStep/LibreSDRB210)

lmesserStep/LibreSDRB210, dépôt open source à 133 étoiles sur GitHub. Carte Prototype de RepoMasters. This is a repository for the LibreSDR using the Artix 7…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [lmesserStep](https://repo.masters-masters.com/owners/lmesserStep) |
| Étoiles | 133 |
| Forks | 43 |
| Langage | [VHDL](https://repo.masters-masters.com/languages/vhdl) |
| Licence | Aucune |
| Création | 2024 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [lmesserStep/LibreSDRB210](https://github.com/lmesserStep/LibreSDRB210) |

## Fiche du dépôt

This is a repository for the LibreSDR using the Artix 7 FPGA and AD9361

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts VHDL

- [ExcessiveOverkill/universal-IRC-1 · ★ 136 · VHDL · Prototype](https://repo.masters-masters.com/repos/ExcessiveOverkill/universal-IRC-1)
- [inria-emeraude/syfala · ★ 135 · VHDL · Prototype](https://repo.masters-masters.com/repos/inria-emeraude/syfala)
- [daveshah1/RFToolSDR · ★ 134 · VHDL · Prototype](https://repo.masters-masters.com/repos/daveshah1/RFToolSDR)
- [suisuisi/FPGA · ★ 132 · VHDL · Prototype](https://repo.masters-masters.com/repos/suisuisi/FPGA)
- [ARC-Lab-UF/vhdl-tutorial · ★ 131 · VHDL · Prototype](https://repo.masters-masters.com/repos/ARC-Lab-UF/vhdl-tutorial)
- [zxdos/zxuno · ★ 130 · VHDL · Prototype](https://repo.masters-masters.com/repos/zxdos/zxuno)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.