# m-labs/lm32

<https://repo.masters-masters.com/repos/m-labs/lm32>

[Accueil](https://repo.masters-masters.com/) › [m-labs](https://repo.masters-masters.com/owners/m-labs) › [lm32](https://repo.masters-masters.com/repos/m-labs/lm32)

m-labs/lm32, dépôt open source à 105 étoiles sur GitHub. Carte Prototype de RepoMasters. LatticeMico32 soft processor Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [m-labs](https://repo.masters-masters.com/owners/m-labs) |
| Étoiles | 105 |
| Forks | 28 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2012 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [m-labs/lm32](https://github.com/m-labs/lm32) |

## Fiche du dépôt

LatticeMico32 soft processor

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de m-labs

- [m-labs/migen · ★ 1 330 · Python · Bêta](https://repo.masters-masters.com/repos/m-labs/migen)
- [m-labs/nmigen · ★ 689 · Python · Alpha](https://repo.masters-masters.com/repos/m-labs/nmigen)
- [m-labs/artiq · ★ 514 · Python · Alpha](https://repo.masters-masters.com/repos/m-labs/artiq)
- [m-labs/misoc · ★ 342 · Python · Alpha](https://repo.masters-masters.com/repos/m-labs/misoc)
- [m-labs/milkymist · ★ 155 · Verilog · Prototype](https://repo.masters-masters.com/repos/m-labs/milkymist)

## D’autres dépôts Verilog

- [WangXuan95/FPGA-RMII-SMII · ★ 106 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-RMII-SMII)
- [smunaut/iCE40linux · ★ 105 · Verilog · Prototype](https://repo.masters-masters.com/repos/smunaut/iCE40linux)
- [kilmu1337/pcileech-rtl8188ee-wifi-emul · ★ 105 · Verilog · Prototype](https://repo.masters-masters.com/repos/kilmu1337/pcileech-rtl8188ee-wifi-emul)
- [lynxis/lpc\_sniffer · ★ 104 · Verilog · Prototype](https://repo.masters-masters.com/repos/lynxis/lpc_sniffer)
- [nishthaparashar/Floating-Point-ALU-in-Verilog · ★ 104 · Verilog · Prototype](https://repo.masters-masters.com/repos/nishthaparashar/Floating-Point-ALU-in-Verilog)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.