# mathis-s/SoomRV

<https://repo.masters-masters.com/repos/mathis-s/SoomRV>

[Accueil](https://repo.masters-masters.com/) › [mathis-s](https://repo.masters-masters.com/owners/mathis-s) › [SoomRV](https://repo.masters-masters.com/repos/mathis-s/SoomRV)

mathis-s/SoomRV, dépôt open source à 258 étoiles sur GitHub. Carte Alpha de RepoMasters. A simple superscalar out-of-order RISC-V microprocessor

| Champ | Valeur |
| --- | --- |
| Propriétaire | [mathis-s](https://repo.masters-masters.com/owners/mathis-s) |
| Étoiles | 258 |
| Forks | 23 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | MIT |
| Création | 2022 |
| Sujets | risc-v, computer-architecture, cpu, ooo, out-of-order, systemverilog |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [mathis-s/SoomRV](https://github.com/mathis-s/SoomRV) |

## Fiche du dépôt

A simple superscalar out-of-order RISC-V microprocessor

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## D’autres dépôts SystemVerilog

- [openhwfoundation/cv32e40x · ★ 289 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40x)
- [chipsalliance/Cores-VeeR-EH2 · ★ 283 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH2)
- [intel/fpga-npu · ★ 267 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/intel/fpga-npu)
- [pulp-platform/iDMA · ★ 254 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/iDMA)
- [dpretet/axi-crossbar · ★ 250 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/dpretet/axi-crossbar)
- [ARC-Lab-UF/sv-tutorial · ★ 248 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/ARC-Lab-UF/sv-tutorial)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.