# mayurkubavat/UVM-Examples

<https://repo.masters-masters.com/repos/mayurkubavat/UVM-Examples>

[Accueil](https://repo.masters-masters.com/) › [mayurkubavat](https://repo.masters-masters.com/owners/mayurkubavat) › [UVM-Examples](https://repo.masters-masters.com/repos/mayurkubavat/UVM-Examples)

mayurkubavat/UVM-Examples, dépôt open source à 169 étoiles sur GitHub. Carte Prototype de RepoMasters. UVM examples and projects Langage : SystemVerilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [mayurkubavat](https://repo.masters-masters.com/owners/mayurkubavat) |
| Étoiles | 169 |
| Forks | 74 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Apache-2.0 |
| Création | 2016 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [mayurkubavat/UVM-Examples](https://github.com/mayurkubavat/UVM-Examples) |

## Fiche du dépôt

UVM examples and projects

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts SystemVerilog

- [ijor/fx68k · ★ 174 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/ijor/fx68k)
- [zeroasiccorp/umi · ★ 172 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/zeroasiccorp/umi)
- [mbits-mirafra/SystemVerilogCourse · ★ 172 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/mbits-mirafra/SystemVerilogCourse)
- [riscv-verification/RVVI · ★ 168 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/riscv-verification/RVVI)
- [bsc-loca/sargantana · ★ 168 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/bsc-loca/sargantana)
- [munetomo-maruyama/mmRISC-2 · ★ 167 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/munetomo-maruyama/mmRISC-2)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.