# meiniKi/FazyRV

<https://repo.masters-masters.com/repos/meiniKi/FazyRV>

[Accueil](https://repo.masters-masters.com/) › [meiniKi](https://repo.masters-masters.com/owners/meiniKi) › [FazyRV](https://repo.masters-masters.com/repos/meiniKi/FazyRV)

meiniKi/FazyRV, dépôt open source à 124 étoiles sur GitHub. Carte Prototype de RepoMasters. A minimal-area RISC-V core with a scalable data path to 1, 2, 4…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [meiniKi](https://repo.masters-masters.com/owners/meiniKi) |
| Étoiles | 124 |
| Forks | 9 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2024 |
| Sujets | computer-architecture, digital-design, embedded-systems, fpga, risc-v, system-on-chip, vlsi-design |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [meiniKi/FazyRV](https://github.com/meiniKi/FazyRV) |

## Fiche du dépôt

A minimal-area RISC-V core with a scalable data path to 1, 2, 4, or 8 bits and manifold variants.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts SystemVerilog

- [nelsoncsc/ISP\_UVM · ★ 124 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/nelsoncsc/ISP_UVM)
- [lowRISC/muntjac · ★ 124 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/lowRISC/muntjac)
- [openhwfoundation/cv-hpdcache · ★ 124 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/openhwfoundation/cv-hpdcache)
- [pulp-platform/pulp\_cluster · ★ 123 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/pulp-platform/pulp_cluster)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.