# myriadrf/LimeSDR-USB\_GW

<https://repo.masters-masters.com/repos/myriadrf/LimeSDR-USB_GW>

[Accueil](https://repo.masters-masters.com/) › [myriadrf](https://repo.masters-masters.com/owners/myriadrf) › [LimeSDR-USB\_GW](https://repo.masters-masters.com/repos/myriadrf/LimeSDR-USB_GW)

myriadrf/LimeSDR-USB\_GW, dépôt open source à 111 étoiles sur GitHub. Carte Prototype de RepoMasters. Altera Cyclone IV FPGA project for the USB 3.0 LimeSDR…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [myriadrf](https://repo.masters-masters.com/owners/myriadrf) |
| Étoiles | 111 |
| Forks | 68 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2016 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [myriadrf/LimeSDR-USB\_GW](https://github.com/myriadrf/LimeSDR-USB_GW) |

## Fiche du dépôt

Altera Cyclone IV FPGA project for the USB 3.0 LimeSDR board

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de myriadrf

- [myriadrf/LimeSuite · ★ 529 · C · Alpha](https://repo.masters-masters.com/repos/myriadrf/LimeSuite)
- [myriadrf/LimeSDR-USB · ★ 411 · ANTLR · Alpha](https://repo.masters-masters.com/repos/myriadrf/LimeSDR-USB)
- [myriadrf/LoRa-SDR · ★ 276 · C++ · Alpha](https://repo.masters-masters.com/repos/myriadrf/LoRa-SDR)
- [myriadrf/LimeSDR-Mini · ★ 200 · ANTLR · Prototype](https://repo.masters-masters.com/repos/myriadrf/LimeSDR-Mini)
- [myriadrf/gr-limesdr · ★ 151 · C++ · Prototype](https://repo.masters-masters.com/repos/myriadrf/gr-limesdr)
- [myriadrf/LMS7002M-docs · ★ 120 · Prototype](https://repo.masters-masters.com/repos/myriadrf/LMS7002M-docs)

## D’autres dépôts Verilog

- [lucysrausch/colorlight-led-cube · ★ 113 · Verilog · Prototype](https://repo.masters-masters.com/repos/lucysrausch/colorlight-led-cube)
- [enjoy-digital/daisho · ★ 112 · Verilog · Prototype](https://repo.masters-masters.com/repos/enjoy-digital/daisho)
- [RISC-KC/basic\_rv32s · ★ 112 · Verilog · Prototype](https://repo.masters-masters.com/repos/RISC-KC/basic_rv32s)
- [JulianKemmerer/PipelineC-Graphics · ★ 110 · Verilog · Prototype](https://repo.masters-masters.com/repos/JulianKemmerer/PipelineC-Graphics)
- [dawsonjon/FPGA-TX · ★ 109 · Verilog · Prototype](https://repo.masters-masters.com/repos/dawsonjon/FPGA-TX)
- [zhan6841/FPGA-Accelerator-for-AES-LeNet-VGG16 · ★ 109 · Verilog · Prototype](https://repo.masters-masters.com/repos/zhan6841/FPGA-Accelerator-for-AES-LeNet-VGG16)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.